طراحی PCB برد BMS؛ راهنمای مهندسی جریان بالا، بالانسینگ سلول‌ها، اتصال کلوین و ایمنی در سال ۱۴۰۵

طراحی PCB برد BMS در سال ۱۴۰۵؛ چرا جانمایی فیزیکی مرز میان ایمنی مطلق و فاجعه حرارتی است؟

پایداری الکتریکی، دقت اندازه‌گیری و ایمنی باتری‌های لیتیومی در سال ۱۴۰۵، بیش از آن‌که به الگوریتم‌های فرم‌ور وابسته باشد، مستقیماً توسط هندسه روتینگ لایوت در طراحی PCB برد BMS، جداسازی مسیرهای جریان بالا از سیگنال‌های حسگر ولتاژ، کنترل اندوکتانس پارازیتی سوئیچینگ و توزیع متوازن حرارت تعیین می‌شود.

سیستم‌های مدیریت باتری مدرن (BMS) مغز متفکر و قلب تپنده تمام بسته‌های باتری لیتیوم-یون (Li-ion)، لیتیوم آهن فسفات ($LiFePO_4$) و لیتیوم تیتانات (LTO) به شمار می‌روند؛ چه در یک پک ۳ سلولی سبک در گجت‌های اینترنت اشیا (IoT)، چه در سیستم‌های ذخیره‌سازی انرژی خانگی و صنعتی (ESS)، و چه در پک‌های توان‌بالای خودروهای برقی و پهپادهای صنعتی. وظیفه حیاتی این بردها پایش لحظه‌ای ولتاژ تک‌تک سلول‌ها در مقیاس میلی‌ولت، اندازه‌گیری پیوسته جریان شارژ و دشارژ تا صدها آمپر، پایش دما در نقاط بحرانی، و قطع سریع مدار در شرایط اضطراری اتصال کوتاه و اضافه ولتاژ است.

چالش بنیادین طراحی این مدارها، هم‌زیستی دو دنیای کاملاً متضاد بر روی یک فیبر مدار چاپی است:

1. مسیر توان بالا (Power Path): تراک‌های پهنی که جریان‌های لحظه‌ای و دائمی سنگین (از ۲۰ تا بیش از ۲۰۰ آمپر) را عبور می‌دهند و تحت سوئیچینگ ماسفت‌ها، نرخ تغییرات جریان شدیدی ($di/dt > 100,\text{A/}\mu\text{s}$) تولید می‌کنند.
2. مدارات فوق حساس آنالوگ (Analog Front-End / AFE): خطوط ورودی مبدل‌های آنالوگ به دیجیتال (ADC) با تفکیک‌پذیری ۱۶ تا ۲۴ بیت (نظیر تراشه‌های BQ76952 از تگزاس اینسترومنتس یا LTC6813 از آنالوگ دیوایسز) که باید تغییرات ۱ میلی‌ولت ولتاژ سلول را در محیطی آکنده از نویز و میدان‌های مغناطیسی اندازه‌گیری کنند.

اگر اصول لایوت فیزیکی رعایت نشود، حتی بهترین کنترلرهای جهان دچار خطای خوانش شده، مقاومت‌های شنت سیگنال‌های کاذب تولید می‌کنند و سیستم تحت بار نامی دچار تریپ اشتباه (False Overcurrent Trip) می‌شود؛ یا بدتر از آن، در شرایط اتصال کوتاه واقعی، برد دچار آتش‌سوزی و شکست فاجعه‌بار می‌گردد. در ادامه، اصول گام‌به‌گام پیاده‌سازی این بردها بر اساس استانداردهای بین‌المللی IPC بررسی خواهد شد.

مسیر جریان بالا (High-Current Power Path) و محاسبات ضخامت مس بر اساس IPC-2152

محاسبه سطح مقطع، عرض تراک و انتخاب ضخامت مس برای مسیرهای توان بالای برد BMS باید بر پایه استاندارد مرجع IPC-2152 و با در نظر گرفتن حداکثر افزایش دمای مجاز ۱۰ تا ۲۰ درجه سانتی‌گراد ($\Delta T \le 20^\circ\text{C}$) انجام شود، به‌گونه‌ای که برای جریان‌های مداوم بیش از ۳۰ آمپر، استفاده از مس ۲ یا ۳ اونس (70 یا 105 میکرون) و موازی‌سازی لایه‌ها با ویاهای دوخت جریان اجباری است.

در بردهای مدار چاپی سنتی ۱ اونس ($1,\text{oz} \approx 35,\mu\text{m}$)، مقاومت الکتریکی تراک‌ها برای جریان‌های بالا بسیار چشمگیر است ($R = \rho \frac{L}{A}$). با عبور جریان‌های سنگین شارژ و دشارژ، اتلاف توان ژول ($P = I^2 R$) مستقیماً تراک‌ها را به هیترهای پرقدرت تبدیل می‌کند. این حرارت علاوه بر ذوب احتمالی قلع و ورقه شدن مس از روی فیبر پایه FR-4، دمای سلول‌های مجاور را افزایش داده و خطر رخداد فرار حرارتی (Thermal Runaway) را به شدت بالا می‌برد.

۱. فرمول محاسباتی جریان مجاز طبق استاندارد IPC-2152

بر اساس استاندارد IPC-2152 (که نسخه به‌روزرسانی شده و بسیار دقیق‌تر نمودارهای قدیمی IPC-2221 است)، جریان الکتریکی مجاز عبوری از یک هادی بر روی برد مدار چاپی از رابطه زیر تعیین می‌شود:

$$I = k \cdot \Delta T^{0.44} \cdot A^{0.725}$$

که در آن:

• $I$: جریان مجاز پیوسته بر حسب آمپر ($A$).
• $\Delta T$: افزایش دمای مجاز نسبت به دمای محیط ($^\circ\text{C}$)؛ در بردهای صنعتی BMS معمولاً بین ۱۰ تا ۲۰ درجه در نظر گرفته می‌شود.
• $A$: سطح مقطع تراک مس بر حسب میل مربع ($\text{mil}^2$).
• $k$: ضریب ثابت آزمایشگاهی؛ برای لایه‌های بیرونی (External Traces) برابر با ۰.۰۴۸ و برای لایه‌های داخلی مدفون (Internal Traces) به دلیل حبس حرارتی در دی‌الکتریک برابر با ۰.۰۲۴ است.

۲. جدول مهندسی مقایسه عرض تراک در ضخامت‌های مس ۱، ۲ و ۳ اونس

جدول زیر حداقل عرض تراک مورد نیاز در لایه خارجی را با فرض افزایش دمای مجاز ۲۰ درجه سانتی‌گراد ($\Delta T = 20^\circ\text{C}$) در دمای محیط ۲۵ درجه سانتی‌گراد مقایسه می‌کند:

جریان عبوری پیوسته	مس استاندارد ۱ اونس ($35,\mu\text{m}$)	مس ضخیم ۲ اونس ($70,\mu\text{m}$)	مس فوق سنگین ۳ اونس ($105,\mu\text{m}$)	راهکار لایوت و تولید در بردیفای
۱۰ آمپر	۵.۲ میلی‌متر ($205,\text{mil}$)	۲.۶ میلی‌متر ($102,\text{mil}$)	۱.۷ میلی‌متر ($68,\text{mil}$)	پلی‌گان مس پهن در لایه Top
۲۵ آمپر	۱۷.۸ میلی‌متر ($700,\text{mil}$)	۸.۹ میلی‌متر ($350,\text{mil}$)	۵.۹ میلی‌متر ($233,\text{mil}$)	پلی‌گان موازی در دو لایه + دوخت ویا
۵۰ آمپر	غیرعملی و پرخطر ($>45,\text{mm}$)	۲۱.۵ میلی‌متر ($846,\text{mil}$)	۱۴.۳ میلی‌متر ($564,\text{mil}$)	انتخاب حتمی مس ۲ یا ۳ اونس در سفارش بردیفای
۱۰۰ آمپر	کاملاً مردود و آتش‌زا	غیرعملی روی تک لایه	حدود ۳۵ میلی‌متر در ۴ لایه موازی	مس سنگین + باز کردن ماسک لحیم + باس‌بار مس

برای اطلاعات عمیق‌تر پیرامون فناوری‌های مس ضخیم، مطالعه مقاله تخصصی راهنمای طراحی بردهای مس ضخیم و همچنین محاسبه ظرفیت جریان تراک بر اساس IPC-2152 توصیه می‌شود.

۳. تکنیک‌های مهندسی لایوت برای جریان‌های بیش از ۵۰ آمپر

هنگامی که جریان کاری پک باتری از ۵۰ آمپر فراتر می‌رود، پهنای تراک مس حتی در مس ۲ اونس فضای بسیار زیادی از برد را اشغال می‌کند. برای مهار این چالش، مهندسان مجرب از سه راهکار تلفیقی استفاده می‌کنند:

1. موازی‌سازی چند لایه با پلی‌گان‌های مس یکسان: جریان از طریق لایه‌های Top، Inner 1، Inner 2 و Bottom به طور مشترک عبور داده می‌شود.
2. آرایه ویاهای انتقال جریان (Current Stitching Vias): ویاهای عبور جریان با قطر مته 0.3mm یا 0.4mm و رینگ دور سوراخ حداقل ۵ میل ($0.125,\text{mm}$) بر اساس استاندارد IPC-6012E Class 2 اجرا می‌شوند. با توجه به ضخامت آبکاری مس داخل سوراخ (حداقل ۲۰ میکرون)، هر ویا می‌تواند ۱.۵ الی ۲ آمپر جریان را به طور ایمن بین لایه‌ها منتقل کند. بنابراین برای ۵۰ آمپر، یک ماتریس متراکم متشکل از حداقل ۳۰ تا ۴۰ ویا ضروری است.
3. پنجره‌های باز ماسک لحیم (Solder Mask Windows): با حذف ماسک لحیم بر روی تراک‌های قدرت در نرم‌افزار آلتیوم یا کی‌کد، در مرحله مونتاژ لایه‌ای از قلع با ضخامت حدود ۵۰ تا ۱۰۰ میکرون روی تراک می‌نشیند که مقاومت الکتریکی را تا ۴۰ درصد کاهش می‌دهد. در جریان‌های بالای ۱۰۰ آمپر، لحیم‌کاری شمش‌های مس خالص (Copper Busbar Strips) روی این پدهای باز الزامی است.

اتصال کلوین ۴ سیمه (Kelvin Connection) در مقاومت شنت؛ راز دقت اندازه‌گیری جریان و محاسبه SoC

اتصال کلوین ۴ سیمه (4-Wire Kelvin Sensing) در مقاومت‌های شنت سنس جریان با مقدار کمتر از ۱ میلی‌اهم، تنها روش علمی برای حذف مقاومت پارازیتی پدها و اتصالات مس از حلقه سنجش ولتاژ است تا خطای قرائت جریان به صفر رسیده و از تریپ کاذب حفاظت اضافه جریان (OCP) و محاسبه غلط شارژ باتری (SoC) جلوگیری شود.

پایش جریان در برد BMS بر اساس قانون اهم ($V_{sense} = I_{pack} \times R_{shunt}$) انجام می‌شود. برای کاهش اتلاف توان در جریان‌های بالا، مقدار مقاومت شنت بسیار کوچک انتخاب می‌شود؛ معمولاً بین ۰.۲ میلی‌اهم تا ۱ میلی‌اهم ($0.2,\text{m}\Omega - 1,\text{m}\Omega$). در این مقادیر بسیار ریز، مقاومت پارازیتی خود تراک مس و پدهای اتصال لحیم عددی در حدود $0.2,\text{m}\Omega$ تا $0.5,\text{m}\Omega$ است!

اگر طراح خطوط سنس ولتاژ را از گوشه‌ها یا لبه‌های بیرونی پد شنت منشعب کند، مقاومت مس و لحیم با مقاومت شنت سری شده و خطای اندازه‌گیری تا ۳۰ الی ۵۰ درصد افزایش می‌یابد. علاوه بر این، مس دارای ضریب دمایی مثبت بسیار بزرگی است (حدود $+0.393% / ^\circ\text{C}$). با گرم شدن برد در حین کار، مقاومت پدهای لحیم افزایش یافته و پردازنده به اشتباه جریان را بسیار بالاتر از مقدار واقعی محاسبه می‌کند؛ اتفاقی که به خطای انباشته در الگوریتم‌های کولن‌شمار (Coulomb Counting) و تخریب دقت پیش‌بینی ظرفیت باقی‌مانده باتری (State of Charge - SoC) منجر می‌گردد.

۱. معماری و هندسه روتینگ اتصال کلوین حقیقی

برای اجرای صحیح اتصال کلوین در لایوت برد BMS، رعایت دقیق اصول زیر الزامی است:

[مسیر جریان اصلی شارژ/دشارژ - پلی‌گان پهن مس]
──────────────────────┐                  ┌──────────────────────
                      │   ┌──────────┐   │
                      └───┤  مقاومت  ├───┘
                          │   شنت    │
                      ┌───┤          ├───┐
──────────────────────┘   └────┬┬────┘   └──────────────────────
[مسیر جریان اصلی]              ││        
                               ││  ◄── اتصال کلوین حقیقی از مرکز داخلی پدها
                               ││      (تراک‌های تفاضلی باریک ۸ تا ۱۰ میل)
                               ▼▼
                     [فیلتر RC نزدیک AFE]
                               ││
                               ▼▼
                     [پین‌های SRP و SRN در IC]

1. انشعاب از مرکز هندسی پد (Inner Center): خطوط سنسور ولتاژ ($SRP$ و $SRN$) باید دقیقاً از لبه داخلی پد مقاومت، در نقطه‌ای که جریان اصلی عبور نمی‌کند، خارج شوند. استفاده از مقاومت‌های ۴ ترمیناله تخصصی (مانند سری Vishay WSLP یا Bourns CSS4J) بهترین گزینه مهندسی است.
2. روتینگ به عنوان زوج تفاضلی متقارن (Differential Pair): دو خط $SRP$ و $SRN$ باید با عرض مس یکسان (مثلاً ۸ یا ۱۰ میل) و کمترین فاصله ممکن ($S \le 0.2,\text{mm}$) در کنار یکدیگر روت شوند. این هم‌جواری باعث می‌شود نویزهای الکترومغناطیسی محیطی به عنوان نویز مد مشترک (Common Mode) بر روی هر دو خط القا شده و توسط تقویت‌کننده تفاضلی داخلی AFE به طور کامل حذف شوند.
3. پرهیز از عبور زیر سلف‌ها و حلقه‌های سوئیچینگ: خطوط کلوین هرگز نباید از زیر سلف‌های تغذیه سوئیچینگ، درایورهای گیت یا مسیرهای پرنویز عبور کنند. عبور این خطوط باید در لایه‌ای مجهز به صفحه مرجع زمین پیوسته انجام شود.
4. فیلتراسیون فیزیکی در ورودی تراشه: یک فیلتر پایین‌گذر تفاضلی و مد مشترک با استفاده از دو مقاومت دقیق ۱۰۰ اهم (تلرانس ۱٪) و خازن‌های سرامیکی ۱۰۰ نانوفاراد (با دی‌الکتریک پایدار C0G یا X7R) باید در فاصله‌ای کمتر از ۵ میلی‌متر از پین‌های آی‌سی AFE تعبیه گردد.

روتینگ خطوط سنسور ولتاژ سلول‌ها (Cell Voltage Sensing) و مهار ریسک‌های بالانسینگ

خطوط سنجش ولتاژ سلول‌ها (Cell Sense Traces) حامل انرژی شیمیایی نامحدود سلول‌های باتری هستند و به دلیل اتصال مستقیم، باید مجهز به شبکه‌های حفاظت در برابر اضافه ولتاژهای گذرا در هنگام اتصال اولیه کانکتور (Hot-Plug Protection) بوده و مسیرهای جریان بالانسینگ پسیو از خطوط سنس مجزا گردند.

در یک پک باتری چند سلولی (مثلاً پک‌های ۴۸ ولت خانگی با ۱۶ سلول سری LiFePO4)، کانکتور وایرینگ باتری از طریق دسته‌سیم به سلول‌ها متصل می‌شود. در لحظه اتصال فیزیکی این کانکتور به برد BMS، پدیده‌ای موسوم به Hot-Plug Transient رخ می‌دهد؛ پین‌های کانکتور هرگز در یک میلی‌ثانیه دقیق با هم تماس پیدا نمی‌کنند و اندوکتانس پارازیتی سیم‌ها همراه با خازن‌های دکوپلینگ روی برد تشکیل یک مدار تشدید LC می‌دهند. این رزونانس می‌تواند پالس‌های ولتاژی گذرایی با دامنه‌ای تا ۲ الی ۳ برابر ولتاژ کل پک ایجاد کند که در صورت نبود حفاظت، ورودی‌های حساس مالتی‌پلکسر آنالوگ داخل آی‌سی AFE را در یک لحظه سوراخ کرده و می‌سوزاند.

۱. مدار حفاظتی آبشاری برای خطوط سنسور ولتاژ سلول

برای مصون‌سازی برد در برابر شوک‌های اتصال و تخلیه الکترواستاتیک، مسیر هر سلول باید دارای المان‌های زیر بر روی فیبر مدار چاپی باشد:

• مقاومت سری محدودکننده جریان ($R_{filter}$): قرار دادن یک مقاومت ۲۰ تا ۱۰۰ اهم (با توان حداقل 0.125 وات و پکیج 0603 یا 0805) در ابتدای خط سنس. این مقاومت جریان‌های هجومی لحظه‌ای را مهار می‌کند.
• خازن‌های فیلتر تفاضلی و خط به زمین: تعبیه خازن‌های ۱۰۰ نانوفاراد با ولتاژ نامی حداقل ۵۰ یا ۱۰۰ ولت بین خطوط مجاور و زمین.
• دیودهای زنر یا دیودهای TVS دوطرفه: دیودهای کلمپ سریع با ولتاژ شکست کمی بالاتر از حداکثر ولتاژ شارژ سلول ($V_{clamp} \approx 5.6,\text{V}$ برای سلول‌های ۴.۲ ولتی) برای برش سریع پالس‌های گذرا.

۲. چالش‌های حرارتی و لایوت بالانسینگ پسیو سلول‌ها (Passive Balancing)

سلول‌های لیتیومی در حین سیکل‌های شارژ و دشارژ به دلیل تفاوت‌های جزئی در مقاومت داخلی و ظرفیت، دچار عدم تعادل ولتاژ می‌شوند. بالانسینگ پسیو با سوزاندن انرژی سلول‌های با ولتاژ بالاتر از طریق مقاومت‌های بار، آن‌ها را با ضعیف‌ترین سلول هم‌سطح می‌کند.

جریان بالانسینگ معمولاً بین ۵۰ تا ۲۰۰ میلی‌آمپر انتخاب می‌شود. اتلاف توان روی مقاومت بالانسینگ طبق رابطه زیر محاسبه می‌گردد:

$$P_{bal} = \frac{V_{cell}^2}{R_{bal}} = \frac{4.2^2}{42,\Omega} \approx 0.42,\text{Watt}$$

اگر پک باتری دارای ۱۶ سلول باشد و مدار تصمیم به بالانس هم‌زمان نیمی از آن‌ها بگیرد:

$$P_{total} = 8 \times 0.42,\text{W} = 3.36,\text{Watt}$$

تولید بیش از ۳ وات گرما در فضایی فشرده از برد مدار چاپی، می‌تواند دمای فیبر را تا بالای ۸۵ درجه سانتی‌گراد ببرد! خطاهای مرگبار لایوت در این بخش عبارتند از:

• چیدن مقاومت‌های بالانسینگ در کنار یکدیگر بدون فاصله؛ که باعث تشکیل هات‌اسپات (Hotspot) حرارتی و سوختن رزین FR-4 می‌شود.
• قرار دادن مقاومت‌های داغ در مجاورت آی‌سی AFE یا سنسورهای دمای NTC که خطای دمایی فاحش ایجاد می‌کند.

قوانین طلایی روتینگ بالانسینگ:

1. فاصله فیزیکی میان هر مقاومت بالانسینگ SMD (ترجیحاً پکیج‌های توان‌بالای 1206 یا 2010) حداقل باید ۳ تا ۵ میلی‌متر باشد.
2. زیر پدهای مقاومت‌ها و ترانزیستورهای سوئیچینگ بالانسینگ، ویاهای حرارتی با قطر مته 0.3mm تعبیه شود تا گرما به لایه‌های زیرین و صفحات پلی‌گان مس پخش گردد.
3. خطوط حامل جریان بالانسینگ باید از تراک‌های سنسور ولتاژ مجزا باشند یا در نقطه مشترک، اثر افت ولتاژ مس در خوانش مقادیر لحاظ شود.

آرایش ماسفت‌های سوئیچینگ قدرت (Power MOSFETs) و مهار اندوکتانس پارازیتی

ماسفت‌های حفاظت شارژ و دشارژ در برد BMS باید به صورت پشت‌به‌پشت (Back-to-Back) با سورس مشترک چیده شوند و سطح حلقه سوئیچینگ آن‌ها (High di/dt Loop) به حداقل ممکن برسد تا ولتاژهای ضربه‌ای ناشی از قطع جریان اتصال کوتاه ($V = -L \frac{di}{dt}$) از ولتاژ شکست درین-سورس تجاوز نکند.

برای حفاظت دوطرفه پک باتری (قطع شارژ در صورت Overvoltage و قطع دشارژ در صورت Undervoltage یا Overcurrent)، دو دسته ماسفت کانال N (یا کانال P در مسیر مثبت) به صورت معکوس سری می‌شوند تا دیودهای بدنه ذاتی (Body Diode) روبروی هم قرار گرفته و مانع از عبور جریان ناخواسته شوند.

۱. فیزیک سنبله ولتاژ در شرایط اتصال کوتاه و فرمول القایی

هنگامی که خروجی پک باتری دچار اتصال کوتاه ناگهانی می‌شود، جریان در کسر ناچیزی از ثانیه به صدها یا هزاران آمپر جهش می‌کند. با تشخیص خطا توسط آی‌سی AFE، گیت ماسفت‌ها با فرمانی سریع در کمتر از ۲ تا ۵ میکروثانیه ($dt \approx 2,\mu\text{s}$) تخلیه و مدار قطع می‌گردد. بر اساس قانون القای فارادی، هرگونه اندوکتانس پارازیتی موجود در تراک‌های مس برد و سیم‌های رابط، یک جهش ولتاژ مهیب تولید می‌کند:

$$V_{spike} = L_{parasitic} \cdot \frac{di}{dt}$$

به عنوان مثال، اگر جریان اتصال کوتاه ۵۰۰ آمپر باشد و زمان قطع ۲ میکروثانیه، و اندوکتانس پارازیتی مسیر برد و اتصالات تنها ۵۰ نانوهانری ($50,\text{nH}$) باشد:

$$V_{spike} = 50 \times 10^{-9} \times \frac{500}{2 \times 10^{-6}} = 12.5,\text{Volt}$$

این ولتاژ اضافه مستقیماً با ولتاژ نامی باتری جمع می‌شود. در یک پک ۶۰ ولتی، ولتاژ دو سر ماسفت‌ها ناگهان به بیش از ۷۵ تا ۸۰ ولت می‌رسد. اگر طراح ماسفت‌هایی با ولتاژ نامی ۶۰ یا ۷۵ ولت انتخاب کرده باشد یا لایوت نامناسب اندوکتانس مسیر را به بالای $150,\text{nH}$ رسانده باشد، ولتاژ ضربه از آستانه $V_{DSS}$ فراتر رفته و پدیده شکست بهمنی (Avalanche Breakdown) رخ می‌دهد؛ ماسفت‌ها در یک لحظه اتصال کوتاه دائم شده و قابلیت قطع مدار از دست می‌رود!

۲. اصول حیاتی جانمایی ماسفت‌های قدرت در PCB

1. روتینگ متقارن درایور گیت (Kelvin Gate Routing): مسیر فرمان گیت به تمام ماسفت‌های موازی باید دارای طول و مقاومت کاملاً برابر باشد. برای هر ماسفت یک مقاومت گیت مجزا (معمولاً بین ۴.۷ تا ۱۰ اهم) الزامی است تا از نوسانات پارازیتی فرکانس بالا (Parasitic Gate Ringing) بین ماسفت‌ها جلوگیری شود. همچنین مسیر برگشت گیت باید مستقیماً به پایه سورس ماسفت (اتصال کلوین سورس) متصل گردد تا جریان سنگین توان، آفست ولتاژی روی فرمان گیت ایجاد نکند.
2. مدار اسنابر RC موازی (Snubber Circuit): قرار دادن یک مقاومت ضدپالس توان‌بالا (مثلاً ۲.۲ تا ۴.۷ اهم) سری با یک خازن سرامیکی ولتاژ بالا (۱ تا ۱۰ نانوفاراد با دی‌الکتریک X7R) به موازات پایه‌های درین و سورس ماسفت‌ها، انرژی پالس‌های القایی را جذب کرده و لبه‌های ولتاژ را مهار می‌کند.
3. پکیج‌های نوین SMD و ویاهای حرارتی: استفاده از پکیج‌های مدرن با پد حرارتی زیرین نظیر DirectFET، PowerPAK یا DFN 5x6 به جای پکیج‌های پایه‌دار قدیمی TO-220. زیر پد درین این ماسفت‌ها باید ماتریسی متراکم از ویاهای حرارتی متصل به صفحات مس لایه‌های داخلی و زیرین قرار گیرد. برای بررسی روش‌های خنک‌کاری پیشرفته، می‌توانید راهنمای جامع مدیریت حرارتی در PCB را مرور فرمایید.

فواصل عایقی، حریم هوایی و فاصله خزش بر اساس استاندارد IPC-2221B

رعایت حریم هوایی (Clearance) و فاصله خزش سطحی (Creepage) مطابق با استاندارد IPC-2221B در بخش ۶ و جدول ۶-۱ در بردهای BMS با ولتاژ بالاتر از ۶۰ ولت (پک‌های High Voltage صنعتی و خودرویی)، برای پیشگیری از تخلیه جزئی (Partial Discharge) و ایجاد رشته‌های آندی رسانا (CAF) میان لایه‌ها الزامی است.

در ولتاژهای بالای DC، ذرات گرد و غبار محیط، رطوبت هوا و آلاینده‌های شیمیایی می‌توانند مسیری رسانا در امتداد سطح فیبر مدار چاپی تشکیل دهند. بر اساس استاندارد مرجع IPC-2221B:

• حریم هوایی (Clearance): کوتاه‌ترین فاصله مستقیم از میان هوا بین دو هادی الکتریکی.
• فاصله خزش (Creepage): کوتاه‌ترین مسافت فیزیکی در امتداد سطح عایق دی‌الکتریک برد.

محدوده ولتاژ کاری پک باتری	حداقل کلیرنس لایه‌های داخلی مدفون	حداقل کلیرنس لایه خارجی با ماسک قلع	حداقل کلیرنس لایه خارجی بدون ماسک لحیم
تا ۵۰ ولت (پک‌های ۱۲V و ۲۴V)	۰.۱ میلی‌متر ($4,\text{mil}$)	۰.۱۳ میلی‌متر ($5,\text{mil}$)	۰.۶ میلی‌متر ($24,\text{mil}$)
۵۱ تا ۱۰۰ ولت (پک‌های ۴۸V و ۷۲V)	۰.۲ میلی‌متر ($8,\text{mil}$)	۰.۴ میلی‌متر ($16,\text{mil}$)	۱.۵ میلی‌متر ($60,\text{mil}$)
۱۰۱ تا ۳۰۰ ولت (سیستم‌های ESS)	۰.۴ میلی‌متر ($16,\text{mil}$)	۰.۸ میلی‌متر ($32,\text{mil}$)	۳.۲ میلی‌متر ($125,\text{mil}$)
۳۰۱ تا ۵۰۰ ولت (پک‌های خودرویی)	۰.۸ میلی‌متر ($32,\text{mil}$)	۱.۵ میلی‌متر ($60,\text{mil}$)	۶.۳ میلی‌متر ($250,\text{mil}$)

جهت اطلاعات تفصیلی درباره محاسبات خطوط ولتاژ بالا، پیشنهاد می‌شود مقاله تخصصی فاصله خزش و کلیرنس در بردهای ولتاژ بالا را در وبلاگ بردیفای مطالعه کنید.

تعبیه شیارهای مکانیکی عایقی (Milled Slots) در لایه Keepout

هنگامی که ابعاد برد BMS محدود است و امکان رعایت فاصله خزش ۶ میلی‌متری وجود ندارد، تعبیه یک شیار فرزکاری شده (Milled Slot) با عرض حداقل ۱.۰ الی ۱.۵ میلی‌متر روی فیبر مدار چاپی در مرز ولتاژهای بالا، پیوستگی سطح دی‌الکتریک را قطع می‌کند. این شیار مکانیکی، فاصله خزش را به فاصله هوایی معادل تبدیل کرده و از بروز اتصال کوتاه سطحی حتی در محیط‌های شرجی و آلوده به طور قطعی پیشگیری می‌نماید.

روان‌شناسی پیشگیری از زیان (Loss Aversion): بهای ویرانگر سفارش PCBهای BMS به کارگاه‌های سنتی

یک اتصال کوتاه میکروسکوپی در لایه‌های میانی برد چندلایه BMS یا عدم یکنواختی ضخامت مس می‌تواند به سوختن باتری‌های لیتیومی چند ده میلیون تومانی، آتش‌سوزی در پک نهایی و نابودی کامل اعتبار برند تجاری شما بینجامد؛ خسارات جبران‌ناپذیری که با بررسی DFM بردیفای در همان مرحله فایل گربر به صفر می‌رسد.

در مهندسی سیستم‌های ذخیره‌ساز انرژی، هزینه رفع عیب بر اساس قاعده تصاعدی افزایش می‌یابد:

• شناسایی خطای نبود حریم عایقی یا باریک بودن تراک توان در مرحله بررسی گربر: هزینه صفر ریال.
• کشف عیب پس از ساخت برد خام و تحویل بردهای غیراستاندارد: هدررفت چند میلیون تومان بودجه و ۲ هفته تاخیر.
• وقوع خطا در حین مونتاژ قطعات و تست شارژ/دشارژ: سوختن ترانزیستورها، چیپ‌های گران‌قیمت AFE و اتلاف ده‌ها ساعت وقت تیم مهندسی.
• شکست برد در پک باتری مشتری نهایی یا خودروی برقی در حال حرکت: خطر انفجار، آتش‌سوزی، ادعای خسارت حقوقی، فراخوان محصول (Recall) و نابودی قطعی اعتبار شرکت.

دام‌های پنهان تولید سنتی بردهای جریان بالا

بسیاری از طراحان به دلیل تبلیغات کاذب، سفارش‌های حساس BMS خود را به واسطه‌های متفرقه بازار یا کارگاه‌های فاقد تجهیزات مدرن می‌سپارند. ریسک‌های مستند این رویکرد سنتی عبارتند از:

1. ناهمگونی شدید ضخامت مس (Inconsistent Copper Foil): کارگاه‌های متفرقه فیبر ۲ اونس را فاکتور می‌کنند، اما به دلیل فرآیند اچینگ غیراستاندارد و عدم کنترل غلظت اسید، مس نهایی در برخی مقاطع کمتر از ۱.۲ اونس است. این مقاطع باریک زیر بار دائم جریان داغ شده و باعث قطع مدار می‌گردد.
2. فقدان آزمون الکتریکی ۱۰۰٪ پراب پروازی (Flying Probe E-Test): برای کاهش هزینه‌ها، بردهای چندلایه بدون تست الکتریکی تمام نقاط تحویل داده می‌شوند. یک پین‌هول یا براده مس میکروسکوپی میان لایه زمین و خط سنسور سلول، در همان اولین اتصال باعث سوختن ورودی‌های آی‌سی کنترلر می‌شود.
3. شکست سدهای ماسک لحیم (Solder Mask Dams): فاصله پایه‌های آی‌سی‌های AFE مدرن (پکیج‌های QFN و TSSOP) کمتر از 0.5mm است. اگر کارگاه نتواند سد ماسک قلع حداقل ۴ میل ($0.1,\text{mm}$) را اجرا کند، در مرحله مونتاژ قلع میان پایه‌ها پل زده و اتصالی داخلی رخ می‌دهد.
4. فاکتورهای مبهم و هزینه‌های پیش‌بینی‌نشده: در روش‌های سنتی، قیمت نهایی در پایان کار با اضافه شدن ارقام سلیقه‌ای تحت عنوان تست، فیلم، مس ضخیم و بسته‌بندی به شدت افزایش می‌یابد.

مزیت‌های رقابتی بردیفای: پلتفرم تخصصی سفارش PCBهای مهندسی در سال ۱۴۰۵

پلتفرم بردیفای در سال ۱۴۰۵ با تکیه بر بررسی پیش از تولید مهندسی (DFM Pre-Flight)، شفافیت کامل قیمت‌گذاری و تست کیفی دقیق، مطمئن‌ترین مرجع ساخت بردهای حساس BMS و مدارات توان‌بالا در ایران است.

پلتفرم بردیفای (bordify.ir) با تعهد به دو اصل بنیادین «تحلیل دقیق. انتخاب مطمئن.» و شعار محوری «خرید و سفارش PCB؛ از فایل Gerber تا بردی که می‌توانید رویش حساب کنید.»، فرآیند سفارش را بازتعریف کرده است:

۱. بررسی فنی پیش از تولید رایگان (DFM Pre-Flight Inspection)

به محض بارگذاری فایل در سامانه، فایل‌های Gerber و Drill شما توسط ابزارهای خودکار و مهندسان باسابقه بررسی می‌شوند. ما پارامترهای حیاتی نظیر حداقل پهنای تراک‌های جریان، رینگ دور سوراخ‌های ویاهای حرارتی، حریم هوایی خطوط ولتاژ بالا، سدهای ماسک لحیم پکیج‌های QFN و تعادل توزیع مس (برای جلوگیری از تابیدگی برد در کوره مادون قرمز) را ارزیابی می‌کنیم. اگر خطایی وجود داشته باشد، پیش از صرف هزینه و شروع تولید به شما اطلاع‌رسانی می‌شود.

۲. استعلام آنلاین و تفکیک‌شده قیمت بدون ریالی هزینه پنهان

شما در صفحه سفارش بردیفای تمام گزینه‌ها را با شفافیت کامل انتخاب می‌کنید:

• انتخاب دقیق ضخامت مس از ۱ اونس تا ۲ و ۳ اونس (Heavy Copper).
• انتخاب نوع فینیش سطحی شامل HASL بدون سرب یا طلای غوطه‌وری شیمیایی ENIG (پوشش ۱ تا ۲ میکرو اینچ طلا روی نیکل) که برای پدهای تخت مقاومت‌های شنت و ترمینال‌های پیچی جریان بالا ایده‌آل است.
• مشاهده بلادرنگ و تفکیک‌شده هزینه ساخت، آبکاری و بسته‌بندی بدون هیچ‌گونه رقم غافلگیرکننده در فاکتور نهایی.

۳. تست الکتریکی ۱۰۰٪ پراب پروازی (Flying Probe Testing)

تمامی بردهای چندلایه صنعتی بدون هیچ استثنایی تحت تست الکتریکی خودکار پراب پروازی قرار می‌گیرند تا از پیوستگی کامل تمام مسیرها، سلامت ویاهای مدفون و نبود هرگونه اتصال کوتاه میکروسکوپی اطمینان حاصل شود.

۴. تیم مهندسی واقعی در کنار شما

بردیفای صرفاً یک پورتال سفارش‌گیری نیست؛ تیمی از کارشناسان ارشد طراحی مدار چاپی و ساخت در کنار شما هستند تا هرگونه ابهام در استک‌آپ، جنس فیبر و قوانین استاندارد IPC را برطرف نمایند.

چک‌لیست مهندسی اعتبارسنجی فایل Gerber برد BMS پیش از ثبت سفارش

رعایت چک‌لیست ۱۰ گانه زیر در نرم‌افزار طراحی، تضمین‌کننده عملکرد پایدار، گذر موفق از مراحل تست الکتریکی و عدم بازگشت سفارش در خط تولید پیشرفته بردیفای است.

پیش از استخراج خروجی نهایی گربر و ارسال سفارش به پلتفرم بردیفای، موارد زیر را در محیط طراحی خود بازبینی فرمایید:

ردیف	پارامتر و بخش مدار	الزام استاندارد و مقدار پیشنهادی	مرجع استاندارد صنعتی	پیامد عدم رعایت در تولید و بهره‌برداری
۱	عرض تراک‌های توان اصلی	محاسبه بر اساس $\Delta T \le 20^\circ\text{C}$ با مس ۲ یا ۳ اونس	IPC-2152	افزایش شدید دما، ورقه شدن مس و خطر آتش‌سوزی در بار دائم
۲	اتصال کلوین مقاومت شنت	روتینگ زوج تفاضلی متقارن از مرکز داخلی پدها	اصول ابزاردقیق و مراجع TI	خطای ۳۰ تا ۵۰ درصدی سنسور جریان، تریپ کاذب و افت دقت SoC
۳	ویاهای دوخت جریان و حرارت	مته 0.3mm با رینگ بیرونی حداقل ۵ میل ($0.125,\text{mm}$)	IPC-6012E Class 2	سوختن ویاها در اثر عبور جریان بالا و عدم تخلیه گرمای ماسفت‌ها
۴	حریم خزش خطوط ولتاژ بالا	حداقل ۱.۵ تا ۳.۲ میلی‌متر در ولتاژهای بالای ۶۰ ولت	IPC-2221B Table 6-1	شکست عایقی دی‌الکتریک، جرقه و تخلیه جزئی در رطوبت بالا
۵	شیار عایقی مکانیکی	عرض ۱.۰ تا ۱.۵ میلی‌متر در لایه مکانیکی Keepout	استانداردهای IEC 62133	ایجاد پل رسانای سطحی (CAF) میان زمین منطقی و ولتاژ بالا
۶	سد ماسک لحیم (Solder Mask Dam)	حداقل عرض ۴ میل ($0.1,\text{mm}$) در آی‌سی‌های AFE	IPC-SM-840 / DFM بردیفای	اتصالی قلع میان پایه‌های مجاور QFN/TSSOP در حین مونتاژ
۷	مدار حفاظت Hot-Plug سنسورها	تعبیه مقاومت‌های سری ۲۰ تا ۱۰۰ اهم و دیود TVS	راهنماهای BQ76952 و LTC6813	سوختن ورودی‌های مالتی‌پلکسر آنالوگ هنگام اتصال کانکتور باتری
۸	توزیع حرارتی مقاومت‌های بالانسینگ	فاصله فیزیکی حداقل ۳ تا ۵ میلی‌متر میان مقاومت‌ها	اصول طراحی حرارتی PCB	داغ شدن موضعی برد، کربنیزه شدن فیبر و خطای اندازه‌گیری دما
۹	مسیر فرمان گیت ماسفت‌ها	روتینگ کلوین با مقاومت مستقل گیت برای هر ترانزیستور	استانداردهای درایور توان	نوسانات پارازیتی، سوئیچینگ ناهمگام و سوختن ماسفت‌های قدرت
۱۰	فینیش سطحی پدها	استفاده از آبکاری طلای شیمیایی ENIG یا نقره غوطه‌وری	IPC-4552 / IPC-A-600	اکسیداسیون پدهای شنت و ترمینال‌های پیچی، و افت کیفیت اتصال

با اعمال این تنظیمات و ثبت سفارش در سامانه سفارش بردیفای، در سال ۱۴۰۵ بردهای مدیریت باتری خود را با تاییدیه مهندسی DFM، ضمانت کیفیت تست الکتریکی و در سریع‌ترین زمان ممکن تحویل بگیرید.