طراحی PCB اترنت (10/100/1000Base-T)؛ راهنمای جامع مسیریابی جفت‌های تفاضلی، مگنتیک (MagJack)، تفکیک گراند شاسی و مهار EMI در سال ۱۴۰۵

طراحی PCB اترنت چیست و چرا پایداری آن حیاتی‌ترین چالش سخت‌افزارهای شبکه است؟

طراحی PCB اترنت به فرآیند پیاده‌سازی فیزیکی خطوط انتقال داده پرسرعت، ایزولاسیون مغناطیسی و شبکه زمین میان تراشه لایه فیزیکی (Ethernet PHY) و سوکت RJ45 گفته می‌شود که عملکرد بی‌نقص آن در سال ۱۴۰۵ مستلزم رعایت امپدانس تفاضلی ۱۰۰ اهم، انحراف فاز زیر ۵ میل و پایداری ایزولاسیون ۱۵۰۰ ولت است. رابط اترنت بر خلاف پروتکل‌های فرکانس پایین نظیر UART یا I2C، مستقیماً با محیط پرنویز خارجی، کابل‌های طویل با امپدانس توزیع‌شده، پدیده‌های القای الکترومغناطیسی (EMI) و تخلیه بارهای استاتیکی (ESD) در تماس است. برقراری یک لینک پایدار در استانداردهای 100BASE-TX (نرخ انتقال ۱۰۰ مگابیت با پهنای باند ۱۲۵ مگاهرتز و مدولاسیون سه‌سطحی MLT-3) و 1000BASE-T (اترنت گیگابیت با نرخ انتقال ۱۰۰۰ مگابیت با مدولاسیون پنج‌سطحی PAM-5 روی ۴ زوج سیم به‌صورت همزمان) نیازمند طراحی مهندسی دقیق لایه‌ها، تسلط بر فرکانس‌های بالا و شناخت رفتار امواج مایکروویو روی فیبر مدار چاپی است.

کوچک‌ترین خطا در جانمایی قطعات، شکستن مسیر بازگشت جریان، عدم تطبیق طول خطوط یا عدم رعایت فواصل عایقی در خط تولید، بلافاصله خود را به صورت پکت‌لاس‌های مداوم (Packet Loss)، افت سرعت خودکار از گیگابیت به ۱۰ یا ۱۰۰ مگابیت (Auto-Negotiation Downgrade)، سوختن تراشه‌های گران‌قیمت یا مردودی قطعی در تست‌های آزمایشگاهی سازگاری الکترومغناطیسی (EMC) نشان می‌دهد. در پلتفرم بردیفای (bordify.ir)، مهندسان و شرکت‌های سخت‌افزاری می‌توانند فایل‌های گربر بردهای چندلایه اترنت خود را پیش از ساخت، تحت فرآیند بررسی مهندسی DFM قرار دهند تا از انطباق ۱۰۰ درصدی با استانداردهای ساخت بردهای امپدانس کنترل‌شده اطمینان حاصل کنند.

آناتومی سخت‌افزار اترنت: تفاوت ماژول مگنتیک مجزا (Discrete) با سوکت مجتمع (MagJack)

انتخاب میان ترانسفورمر مگنتیک مجزا و سوکت RJ45 با مگنتیک داخلی (MagJack) اصلی‌ترین نقطه تصمیم‌گیری در چیدمان مس و ایزولاسیون اترنت است؛ به‌طوری‌که سوکت‌های MagJack با ادغام ترانسفورمر، چوک حالت مشترک (CMC) و فیلترهای نویز درون بدنه فلزی شیلد، سطح حلقه جریان‌های مزاحم را تا بیش از ۶۰ درصد کاهش می‌دهند. بر اساس الزامات استاندارد IEEE 802.3، مدارات اترنت سیمی باید قادر به تحمل حداقل ۱۵۰۰ ولت متناوب (Vrms) ایزولاسیون دی‌الکتریک به مدت ۶۰ ثانیه میان کابل شبکه و مدارات داخلی دستگاه باشند تا از خطرات شوک الکتریکی، اختلاف پتانسیل گراند میان ساختمان‌ها و ضربات صاعقه جلوگیری شود.

در روش سنتی یا Discrete Magnetics، طراح یک سوکت معمولی RJ45 را در لبه برد قرار داده و ترانسفورمر مغناطیسی را در فاصله‌ای نزدیک به تراشه PHY مونتاژ می‌کند. در مقابل، سوکت‌های MagJack تمام اجزای سه‌گانه (ترانسفورمر ۱:۱، سلف خفه‌کننده یا Common-Mode Choke و مدار ترمینیشن مقاومتی-خازنی) را در داخل خود جای داده‌اند. جدول زیر مقایسه مهندسی این دو رویکرد را نشان می‌دهد:

پارامتر مهندسی	مگنتیک مجزا (Discrete Transformer)	سوکت مجتمع مگنتیک (MagJack)	تاثیر در فرآیند تولید و عملکرد برد
فضای اشغالی روی PCB	بالا (نیاز به جانمایی دو قطعه مجزا با حریم عایقی بینابینی)	بهینه و فشرده (یک قطعه یکپارچه در لبه برد)	امکان طراحی بردهای جمع‌وجورتر در استانداردهای IoT
ایمنی در برابر تشعشع EMI	متوسط (خطوط میان ترانس و سوکت مستعد جذب و تابش نویزند)	عالی (شیلد فلزی یکپارچه مانع خروج تشعشع فرکانس بالا می‌شود)	قبولی ساده‌تر در آزمون‌های استاندارد CISPR 32 Class B
ناحیه تخلیه مس (Keepout Zone)	نیازمند تخلیه کامل مس در تمام لایه‌ها زیر بدنه ترانس	تخلیه مس فقط در حاشیه پایه‌های داخلی سوکت	کاهش خطای DFM در فرآیند مس‌ریزی (Copper Pouring)
هزینه مونتاژ و قطعات (PCBA)	هزینه بالاتر مونتاژ به دلیل افزایش تعداد قطعات SMD	کاهش تعداد قطعات BOM و سرعت بالاتر در پیک‌اندپلیس	کاهش ریسک دوباره‌کاری لحیم‌کاری در مونتاژ SMT
توصیه استاندارد در سال ۱۴۰۵	کاربردهای خاص با الزامات ایزولاسیون ولتاژ بالا (بیش از ۴ کیلوولت)	استاندارد غالب در کلیه بردهای صنعتی، مخابراتی و تجاری	بهترین انتخاب از نظر پایداری مکانیکی و سیگنالی

قانون تخلیه مس (Copper Keepout) زیر ترانسفورمر مگنتیک

در صورت استفاده از ترانسفورمر مجزا، اکیداً الزامی است که در زیر قطعه مگنتیک در تمام لایه‌های برد (از لایه ۱ تا لایه آخر) هیچ‌گونه مس، پلی‌گان گراند، صفحه تغذیه یا تراک سیگنالی عبور نکند. دلیل علمی این قاعده، جلوگیری از شکل‌گیری خازن پارازیتی میان مس‌های لایه‌های مختلف و سیم‌پیچ‌های ترانسفورمر است. بر اساس رابطه فیزیکی خازن تخت ($C = arepsilon A / d$)، وجود لایه‌های مس در زیر ترانسفورمر یک مسیر خازنی فرکانس بالا ایجاد می‌کند که ایزولاسیون ۱۵۰۰ ولت تعریف‌شده در IEEE 802.3 را در فرکانس‌های سوئیچینگ دور زده و نویزهای حالت مشترک دیجیتال را مستقیماً به کابل شبکه تزریق می‌نماید. این کابل سپس مانند یک آنتن مونوپل چند متری عمل کرده و باعث مردودی قطعی محصول در آزمون‌های تشعشع تداخل الکترومغناطیسی (Radiated EMI) خواهد شد.

قواعد مسیریابی جفت‌های تفاضلی MDI و کنترل امپدانس ۱۰۰ اهم

خطوط رابط وابسته به رسانه (MDI) در اترنت باید به صورت زوج‌های تفاضلی کوپل‌شده با امپدانس تفاضلی دقیق ۱۰۰ اهم (با تلرانس حداکثر ۱۰± درصد) و امپدانس تک‌سیمه ۵۰ اهم بر فراز یک صفحه مرجع زمین پیوسته و بدون شکاف مسیریابی شوند. در استاندارد 100BASE-TX دو زوج سیم تفاضلی شامل TX+ / TX- و RX+ / RX- وجود دارد، در حالی که در اترنت گیگابیت (1000BASE-T) چهار زوج دوطرفه همزمان (TRD0± تا TRD3±) برای ارسال و دریافت فریم‌های داده مورد استفاده قرار می‌گیرند.

برای رسیدن به بهترین پایداری سیگنال و حداقل‌سازی تلفات بازگشتی (Return Loss)، رعایت اصول زیر در نرم‌افزارهای طراحی مدار چاپی (نظیر Altium Designer، KiCad یا Cadence Allegro) الزامی است:

1. انحراف طول درون‌زوجی (Intra-pair Skew): اختلاف طول میان ترک مثبت و منفی در یک زوج تفاضلی نباید از ۵ میل (0.127 میلی‌متر) فراتر رود؛ مقدار ایده‌آل مهندسی در بردهای گیگابیت کمتر از ۲ میل (0.05 میلی‌متر) است. هرگونه عدم تقارن زمانی میان دو نیمه سیگنال باعث تبدیل نویز تفاضلی به نویز حالت مشترک (Differential to Common-Mode Conversion) شده و سیگنالینگ PAM-5 را دچار خطای فاز و لرزش زمانی (Jitter) می‌کند.
2. جبران عدم تطبیق طول با آکوردهای سرپانتین (Serpentine Tuning): در صورت بروز اختلاف طول در پیچ‌ها یا خروجی پایه‌های چیپ، اصلاح طول باید بلافاصله در نزدیک‌ترین نقطه به محل واگرایی ترک‌ها اعمال شود. دامنه پیچش‌ها باید حداکثر ۳ برابر پهنای ترک و فاصله میان آکوردها حداقل ۳ برابر فاصله بین ترک‌ها باشد تا اثر خازنی ناخواسته ایجاد نشود.
3. انحراف طول بین‌زوجی (Inter-pair Skew): اختلاف طول میان زوج‌های چهارگانه در اترنت گیگابیت باید کمتر از ۵۰ میل (1.27 میلی‌متر) نگه داشته شود تا مدارات جبران‌ساز تاخیر تراشه PHY در مرحله استخراج کلاک به اشباع نروند.
4. انتخاب لایه و ساختار استک‌آپ (Stackup): زوج‌های تفاضلی اترنت ترجیحاً باید در لایه بالایی (Top Layer) به صورت میکرواستریپ (Microstrip) با ارجاع مستقیم به صفحه زمین پیوسته لایه دوم (GND Plane) مسیریابی شوند. برای آشنایی با چیدمان اصولی لایه‌ها، مقاله راهنمای طراحی استک‌آپ PCB چهارلایه و اصول امپدانس کنترل‌شده در PCB را مطالعه فرمایید.
5. ممنوعیت عبور از روی شکاف مس (Split Plane Crossing): جفت‌های تفاضلی هرگز نباید از روی شکاف صفحات گراند یا مرزهای ولتاژی عبور کنند. عبور از روی شکاف صفحه مرجع، امپدانس خط را دچار ناپیوستگی شدید کرده و جریان بازگشتی را وادار به دور زدن شکاف می‌کند؛ پدیده‌ای که مستقیماً در مقاله مسیر برگشت جریان در PCB مورد بررسی علمی قرار گرفته است.
6. اجتناب از گوشه‌های تیز ۹۰ درجه: در تغییر جهت خطوط تفاضلی باید از زوایای ۴۵ درجه ملایم یا انحناهای نرم (Arc Routing) با شعاع حداقل ۳ برابر پهنای خط استفاده شود تا از افزایش موضعی پهنای ترک و ایجاد ظرفیت خازنی پارازیتی جلوگیری گردد.

معماری زمین، تفکیک شاسی گراند و ترمینیشن باب اسمیت (Bob Smith Termination)

تفکیک صحیح زمین دیجیتال برد (DGND) از زمین شاسی دستگاه (Chassis GND) و ایجاد حریم عایقی حداقل ۲.۰ تا ۳.۰ میلی‌متری بر اساس جدول ۶-۱ استاندارد IPC-2221B، ضامن حفاظت از مدار در برابر تخلیه‌های گذرا و مهار بازتاب فرکانس‌های مخابراتی است. زمین شاسی به بدنه فلزی سوکت RJ45، پیچ‌های اتصال به جعبه فلزی دستگاه و حفاظ ارت متصل می‌شود، در حالی که زمین دیجیتال مرجع کلاک‌های سریع پردازنده و تراشه PHY است.

برای جلوگیری از ایجاد پدیده‌های تداخل و بستن حلقه‌های زمین، این دو شبکه نباید به طور مستقیم و وسیع به یکدیگر متصل شوند. شکاف عایقی میان DGND و Chassis GND که به اصطلاح Isolation Moat نامیده می‌شود، باید در تمام لایه‌ها رعایت شده و حریم فیزیکی آن کمتر از ۸۰ میل (2.0 میلی‌متر) نباشد تا استقامت دی‌الکتریک هوا و متریال FR-4 در برابر اضافه ولتاژهای گذرا حفظ شود.

مدار ترمینیشن باب اسمیت (Bob Smith Termination)

کابل‌های شبکه چهارزوجی فاقد شیلد (UTP نظیر Cat5e یا Cat6) دارای یک امپدانس حالت مشترک مشخصه در حدود ۱۴۵ اهم در ارتباط میان زوج‌ها هستند. رابرت دبلیو. اسمیت (Robert W. Smith) در پتنت تاریخی US 5,088,103 نشان داد که اگر خطوط مشترک کابل به شکل مناسب ترمینیت نشوند، نویزهای گذرای ناشی از بارهای القایی و فرستنده‌های رادیویی محیط روی کابل منعکس شده و تشعشعات شدیدی ساطع می‌کنند.

در طراحی PCB اترنت، ساختار ترمینیشن باب اسمیت با قواعد زیر اجرا می‌شود:

• سر وسط (Center Tap) سیم‌پیچ‌های سمت کابل هر یک از ۴ زوج تفاضلی، از طریق یک مقاومت دقیق ۷۵ اهم با تلرانس ۱ درصد به یک نقطه ستاره‌ای مشترک (Star Node) متصل می‌گردد.
• نقطه ستاره‌ای مشترک، از طریق یک خازن سرامیکی ولتاژ بالا با ظرفیت ۱۰۰۰ پیکوفاراد (1nF) و ولتاژ نامی حداقل ۲ کیلوولت یا ۳ کیلوولت (با سایز پکیج 1206 یا 1812 برای رعایت حریم آرک) به گراند شاسی (Chassis GND) متصل می‌شود.
• به منظور تخلیه الکتریسیته ساکن انباشته‌شده بر روی کابل در زمان اتصال طولانی‌مدت، یک مقاومت با اهم بالا (معمولاً ۱ مگااهم تا ۴.۷ مگااهم با سایز بزرگ 1206) به صورت موازی با این خازن ولتاژ بالا قرار می‌گیرد تا بارهای ایستا به آرامی بدون ایجاد اتصال فرکانس بالا دشارژ شوند.

چیدمان حفاظتی ESD و دیودهای TVS: خط مقدم دفاع از تراشه PHY

آرایه دیودهای حفاظتی TVS در مدار اترنت باید با ظرفیت خازنی پارازیتی کمتر از ۰.۷ پیکوفاراد در نزدیک‌ترین فاصله ممکن به پین‌های ورودی سوکت RJ45 جانمایی شوند تا جریان صاعقه و تخلیه الکتریسیته ساکن را پیش از ورود به قطعات حساس مهار کنند. بر اساس استاندارد بین‌المللی IEC 61000-4-2، پورت‌های شبکه بیرونی باید توانایی تحمل حداقل ۸ کیلوولت تخلیه تماسی (Contact Discharge) و ۱۵ کیلوولت تخلیه هوایی (Air Discharge) را داشته باشند.

اگر دیودهای TVS در محل نادرست (مثلاً بعد از ترانسفورمر مگنتیک یا با فواصل زیاد از سوکت) قرار گیرند، پالس ولتاژ گذرا به دلیل زمان صعود نانوثانیه‌ای خود، عایق داخلی سیم‌پیچ ترانسفورمر را شکسته و تراشه حساس PHY را در کمتر از چند نانوثانیه تخریب می‌کند. اصول حیاتی طراحی مسیر TVS عبارتند از:

• مسیریابی عبوری بدون انشعاب (Zero-Stub Routing): خطوط سیگنال تفاضلی از سوکت RJ45 باید مستقیماً وارد پدهای ورودی آی‌سی TVS شده و سپس از پدهای خروجی آن به سمت مگنتیک هدایت شوند. ایجاد انشعاب یا استاب (Stub) برای اتصال به دیود TVS اکیداً ممنوع است؛ زیرا خاصیت سلفی استاب مانع از هدایت سریع لبه تیز موج پالس ESD به زمین می‌شود.
• انتخاب دیود با ظرفیت خازنی فوق‌پایین: تراشه‌های مدرن TVS چندکاناله مخصوص اترنت (نظیر خانواده‌های Semtech RClamp0524P یا Texas Instruments TPD4E05U06) دارای ظرفیت خازنی فوق‌پایین در حدود ۰.۳ تا ۰.۵ پیکوفاراد هستند. استفاده از دیودهای عمومی با خازن بالاتر از ۱.۵ پیکوفاراد، چشم سیگنال (Eye Diagram) فرکانس‌های ۱۲۵ مگاهرتز را کاملاً مسدود کرده و موجب از بین رفتن داده‌ها می‌شود. برای تحلیل دقیق‌تر رفتار دیودهای سرکوب‌گر، به راهنمای تخصصی حفاظت ESD در طراحی PCB مراجعه نمایید.
• مسیر زمین عریض دیودها: پین گراند آی‌سی TVS باید با چند ویا با قطر مناسب مستقیماً به صفحه زمین شاسی متصل شود تا کمترین امپدانس القایی ممکن را در لحظه تخلیه شوک فراهم سازد.

جدول پارامترهای طلایی و چک‌لیست DFM طراحی اترنت بر اساس استانداردهای بین‌المللی

برای اطمینان از خروجی بی‌نقص در فرآیند تولید و ساخت برد در کارخانه‌های مدرن مدار چاپی، پارامترهای هندسی و الکتریکی زیر باید در چک‌لیست DFM نرم‌افزار CAD ثبت گردند:

پارامتر فنی مدار چاپی	مقدار بهینه 100BASE-TX	مقدار بهینه 1000BASE-T (گیگابیت)	مرجع استاندارد صنعتی	پیامد عدم انطباق در خط تولید و مونتاژ
امپدانس مشخصه تفاضلی	۱۰۰ اهم با تلرانس ۱۰±٪	۱۰۰ اهم با تلرانس ۱۰±٪	IPC-2141A / IEEE 802.3	افزایش تلفات بازگشتی (Return Loss) و کاهش طول مجاز کابل
انحراف طول درون‌زوجی (Intra-pair)	کمتر از ۱۰ میل (0.25mm)	کمتر از ۵ میل (0.127mm)	IEEE 802.3ab / High-Speed DFM	تبدیل مود تفاضلی به مشترک، جهش نویز و خطای CRC پکت‌ها
انحراف طول بین‌زوجی (Inter-pair)	غیرحساس (زوج مجزا)	کمتر از ۵۰ میل (1.27mm)	IEEE 802.3ab Clause 40	عدم سنکرون‌سازی سیگنال در تراشه PHY و افت سرعت به ۱۰۰ مگابیت
حریم عایقی تفکیک زمین (Moat)	حداقل ۲.۰ میلی‌متر (۸۰ میل)	حداقل ۲.۵ میلی‌متر (۱۰۰ میل)	IPC-2221B Table 6-1	شکست دی‌الکتریک، جرقه در اضافه ولتاژ و رد شدن در آزمون ایمنی
فاصله با خطوط کلاک و سوئیچینگ	قانون 3W (حداقل ۳ برابر عرض ترک)	قانون 5W (حداقل ۵ برابر عرض ترک)	IPC-2221B / EMC Design Rules	نفوذ ریپل منابع SMPS و کلاک‌های دیجیتال روی فریم‌های شبکه
تخلیه مس زیر مگنتیک مجزا	تخلیه کامل ۱۰۰٪ در کلیه لایه‌ها	تخلیه کامل ۱۰۰٪ در کلیه لایه‌ها	IEEE 802.3 Isolation Mandate	خازن پارازیتی موازی، افت ایزولاسیون ۱۵۰۰ ولت و نشت نویز EMI
تعداد ویاهای خطوط MDI	ترجیحاً صفر (حداکثر ۲ ویا در اضطرار)	ترجیحاً صفر (حفظ لایه Top بدون ویا)	High-Speed SI Guidelines	ناپیوستگی خازنی ویا، انعکاس پالس سیگنال و تخریب لبه صعود
خازن دیودهای TVS خطوط شبکه	کمتر از ۱.۵ پیکوفاراد	کمتر از ۰.۵ پیکوفاراد	IEC 61000-4-2 / IEC 61000-4-5	بسته شدن دیاگرام چشم، اعوجاج شکل موج و قطع اتصال شبکه

رعایت این مقادیر هندسی متضمن قبولی در بازرسی‌های کیفی استاندارد IPC Class 2 و Class 3 در PCB بوده و تولید بردی بدون خطا را تضمین می‌کند.

روان‌شناسی پیشگیری از زیان: اشتباهات مهندسی گران‌قیمت در تولید بردهای اترنت

توسعه بردهای مخابراتی و سخت‌افزارهای مجهز به پورت شبکه همواره با ریسک‌های مالی و زمانی پنهان روبه‌رو است که نادیده گرفتن آن‌ها می‌تواند خسارت‌های جبران‌ناپذیری به بار آورد:

۱. سوختن زنجیره‌ای تراشه‌های گران‌قیمت PHY و پردازنده‌های اصلی (SoC)

تراشه‌های فیزیکی اترنت (مانند سری‌های Microchip KSZ9031، Realtek RTL8211 یا TI DP83867) قطعاتی حساس و با قیمت‌های قابل توجه ارزی در بازار هستند. تخلیه بارهای ساکن کابل‌های شبکه متراژ بالا در محیط‌های صنعتی یا ساختمان‌ها، در صورت ضعف مسیرهای TVS و عدم اتصال اصولی گراند شاسی، مستقیماً وارد سیلیکون تراشه شده و آن را نابود می‌کند. در مواردی که کنترلر اترنت در داخل پردازنده مرکزی (مانند تراشه‌های STM32H7 یا پردازنده‌های NXP i.MX) مجتمع است، این تخلیه منجر به سوختن کل پردازنده چند میلیون تومانی و از کار افتادن کل برد می‌گردد.

۲. مردودی قطعی در آزمون‌های بین‌المللی EMC و هزینه‌های تکرار تست

ورود به بازارهای بین‌المللی و دریافت تاییدیه‌های استانداردی (نظیر CE، FCC یا تاییدیه‌های سازمان تنظیم مقررات در سال ۱۴۰۵) مستلزم گذراندن آزمون‌های تشعشع تداخل الکترومغناطیسی (CISPR 32) است. اشتباه به ظاهر ساده‌ای نظیر عبور دادن مس زیر ترانسفورمر یا روتینگ خطوط تفاضلی از روی شکاف صفحه مرجع، تشعشع فرکانس‌های ۱۲۵ مگاهرتز و هارمونیک‌های آن را به شدت تشدید می‌کند. هر بار رد شدن در آزمون‌های آزمایشگاه‌های همکار، هزینه‌های سنگین تست مجدد، اتلاف وقت چند هفته‌ای و نیاز به بازطراحی و سفارش دوباره فیبر مدار چاپی را به همراه دارد.

۳. افت مداوم نرخ تبادل داده و از دست رفتن شهرت تجاری محصول

اگر محصول شما در محیط آزمایشگاهی با کابل کوتاه یک متری به ظاهر درست کار کند، اما به دلیل عدم انطباق امپدانس ۱۰۰ اهم و انحراف فاز، در محیط واقعی پروژه با کابل‌های ۳۰ تا ۵۰ متری دچار افت سرعت شدید، قطعی پی‌درپی سوکت یا پکت‌لاس گردد، این موضوع مستقیماً اعتبار برند فنی شما را در برابر کارفرما یا مشتریان نهایی تخریب می‌کند.

۴. دام واسطه‌های بازار سنتی و بردهای تولیدشده بدون بررسی مهندسی DFM

در رویکردهای سنتی بازار مدار چاپی، فایل گربر بدون هیچ‌گونه تحلیل مهندسی به کارگاه ساخت فرستاده می‌شود. در ساخت بردهای ۴ لایه یا ۶ لایه، اگر کارگاه از فویل‌های مس غیراستاندارد استفاده کرده یا ضخامت دی‌الکتریک پری‌پِرِگ (Prepreg) را بدون در نظر گرفتن امپدانس تفاضلی به صورت رندوم تغییر دهد، خطوط ۱۰۰ اهم شما به امپدانس‌های غیرقابل استفاده تبدیل خواهند شد. همچنین عدم انجام تست الکتریکی پراب پروازی (Flying Probe) در بردهای چندلایه سنتی به معنای عدم کشف قطعی‌های میکروسکوپی در ویاهای داخلی تا زمان پایان مونتاژ قطعات خواهد بود.

مزیت مهندسی بردیفای: تولید مطمئن بردهای اترنت پرسرعت با بررسی DFM رایگان

پلتفرم بردیفای (Bordify) به عنوان تخصصی‌ترین مرجع سفارش و ساخت برد مدار چاپی در سال ۱۴۰۵، زنجیره سفارش و تولید بردهای فرکانس بالا و چندلایه را از یک فرآیند پرریسک سنتی به یک فرآیند مهندسی، شفاف و تضمین‌شده تبدیل کرده است:

• بررسی تخصصی پیش از تولید (DFM Pre-Flight Inspection): تیم مهندسی باسابقه بردیفای تمامی فایل‌های گربر ارسالی را پیش از ارسال به خط تولید از نظر قوانین فیزیکی طراحی، تطابق حریم‌های عایقی (Clearance Moats)، فواصل ترک‌های تفاضلی، عدم همپوشانی ماسک لحیم و تعادل توزیع مس بررسی می‌کند تا ریسک‌های خطای ساخت به صفر برسد.
• استک‌آپ‌های استاندارد و تضمین امپدانس کنترل‌شده: بردیفای استک‌آپ‌های ۴ لایه و ۶ لایه استاندارد مبتنی بر فیبرهای FR-4 مرغوب High-Tg (TG150/TG170) را ارائه می‌دهد که امکان دستیابی دقیق به امپدانس ۱۰۰ اهم با خطای کمتر از ۱۰ درصد را در کلیه خطوط تفاضلی اترنت تضمین می‌نماید.
• استعلام آنلاین و تفکیک‌شده قیمت: بدون نیاز به مذاکرات تلفنی زمان‌بر یا مواجهه با هزینه‌های پیش‌بینی‌نشده در مراحل نهایی، می‌توانید مشخصات فنی برد خود (تعداد لایه، ضخامت مس 1oz/2oz، نوع پوشش نهایی مانند HASL بدون سرب یا طلاکاری ENIG، رنگ چاپ محافظ) را در سیستم انتخاب کرده و پیش‌فاکتور دقیق تفکیک‌شده ساخت و ارسال را در لحظه دریافت کنید.
• تست ۱۰۰٪ الکتریکی پراب پروازی (Flying Probe Testing): کلیه بردهای چندلایه ساخته‌شده در بردیفای پیش از بسته‌بندی در خلاء و ارسال، تحت تست خودکار الکتریکی پراب پروازی قرار می‌گیرند تا از سلامت کامل ویاها، عدم وجود اتصال کوتاه در لایه‌های میانی و هدایت کامل ترک‌ها اطمینان حاصل شود.
• مشاوره و پشتیبانی فنی مهندسان واقعی: در صورت وجود هرگونه ابهام در زمینه چیدمان خطوط MDI، ساختار لایه‌ها یا انتخاب متریال مناسب، کارشناسان مجرب سخت‌افزار بردیفای همگام با شما هستند تا از بردی که سفارش می‌دهید، صد درصد راضی و مطمئن باشید.