طراحی PCB سیگنال مخلوط (Mixed-Signal)؛ راهنمای مهندسی تفکیک زمین AGND و DGND، مهار نویز ADC و استانداردهای IPC در سال ۱۴۰۵

طراحی PCB سیگنال مخلوط چیست و چرا پایداری آن حساس‌ترین چالش سخت‌افزار است؟

طراحی PCB سیگنال مخلوط (Mixed-Signal PCB Design) به فرآیند جانمایی، لایه‌بندی و مسیریابی مدارهایی اطلاق می‌شود که در آن‌ها سیگنال‌های حساس و کم‌دامنه آنالوگ (مانند خروجی سنسورها، ورودی تقویت‌کننده‌ها و مبدل‌های ADC) در کنار سیگنال‌های پرسرعت و نویززای دیجیتال (مانند میکروکنترلرها، پردازنده‌های DSP، کلاک‌های فرکانس بالا و گذرگاه‌های داده) بر روی یک فیبر مشترک پیاده‌سازی می‌شوند و عملکرد بی‌نقص آن‌ها در سال ۱۴۰۵ مستلزم درک عمیق فیزیک مسیر جریان برگشتی ($Z = R + j\omega L$)، کنترل پرش زمین (Ground Bounce) و حفظ یکپارچگی سیگنال مطابق با استانداردهای IPC-2221B است.

در مهندسی مدرن سخت‌افزار، تقریباً تمام بردهای توسعه‌یافته در حوزه‌های اتوماسیون صنعتی، گیت‌وی‌های اینترنت اشیا (IoT)، تجهیزات پزشکی و مانیتورینگ علائم حیاتی، ماژول‌های پردازش صوت و تصویر، و سیستم‌های ابزاردقیق در دسته بردهای سیگنال مخلوط قرار می‌گیرند. چالش بنیادین این مدارها، اختلاف پویایی سیگنال‌هاست: در حالی که یک مبدل آنالوگ به دیجیتال (ADC) با دقت ۲۴ بیت ممکن است به تغییرات ولتاژی در مقیاس چند ده نانوولت ($nV$) حساس باشد، خطوط دیجیتال کناری با نرخ سوئیچینگ چندین مگاهرتز، جهش‌های جریانی ناگهانی در حد چند صد میلی‌آمپر و تغییرات ولتاژی شارپ با شیب بیش از ۲ ولت بر نانوثانیه ($dv/dt > 2,\text{V/ns}$) تولید می‌کنند.

اگر اصول تفکیک زمین آنالوگ و دیجیتال در مدار چاپی به درستی پیاده نشود، نویز دیجیتال مستقیماً به گره‌های حساس آنالوگ کوپل شده و پدیده‌ای موسوم به «افت وضوح موثر» یا تخریب ENOB (Effective Number of Bits) رخ می‌دهد. بر اساس استاندارد سنجش مبدل‌های داده، رابطه بین نسبت سیگنال به نویز و اعوجاج (SINAD) و تعداد بیت‌های موثر مبدل از معادله زیر به دست می‌آید:

$$ENOB = \frac{\text{SINAD} - 1.76}{6.02}$$

در غیاب طراحی مهندسی، یک تراشه ADC گران‌قیمت ۲۴ بیتی صنعتی که برای آن هزینه‌ای سنگین پرداخت شده است، در تست‌های عملیاتی عملکردی معادل یک مبدل ۱۲ یا ۱۴ بیتی از خود نشان می‌دهد؛ یعنی نیمی از وضوح سیگنال در اثر نویز لایه‌ها و تداخل زمین از دست رفته و عملاً بودجه سخت‌افزاری پروژه به هدر می‌رود. از همین رو، تسلط بر رفتار جریان‌های بازگشتی، استک‌آپ لایه‌ها و بهره‌گیری از خدمات تحلیل دقیق و ساخت برد مدار چاپی بردیفای، نخستین گام در تثبیت کیفیت محصولات صنعتی است.

---

مناقشه تاریخی زمین یکپارچه (Solid Ground) در برابر زمین شکافته (Split Ground): پاسخ علمی مراجع جهانی

بر اساس مستندات رسمی کمپانی Analog Devices (گزارش تحلیلی MT-031)، راهنماهای مهندسی Texas Instruments و تحلیل‌های تداخل‌سنجی هنری اوت (Henry Ott)، در بیش از ۹۵ درصد طراحی‌های مدرن و بردهای چندلایه، استفاده از یک صفحه زمین پیوسته و یکپارچه (Solid Ground Plane) همراه با مرزبندی هندسی فضایی (Floorplanning)، بسیار برتر، پایدارتر و کم‌ریسک‌تر از شکافتن فیزیکی صفحه زمین به دو بخش AGND و DGND است.

سال‌ها در متون سنتی الکترونیک توصیه می‌شد که مهندسان صفحه زمین را با یک شکاف فیزیکی (Moat) به دو بخش مجزای زمین آنالوگ (AGND) و زمین دیجیتال (DGND) تقسیم کرده و آن‌ها را تنها در یک نقطه زیر تراشه ADC یا با یک مهره فریت (Ferrite Bead) به هم متصل کنند. این رویکرد در دهه‌های گذشته و بر روی بردهای تک‌لایه یا دو لایه با فرکانس‌های کاری بسیار پایین تا حدی کارآمد بود؛ اما در دنیای سرعت‌های سوئیچینگ بالای سال ۱۴۰۵، این متدولوژی به یکی از خطرناک‌ترین تله‌های طراحی تبدیل شده است.

علت شکست رویکرد زمین شکافته به فیزیک امواج بازمی‌گردد. اگر طراح به هر دلیلی مجبور شود یک تراک دیجیتال (مثلاً خط کلاک SPI، داده ورودی یا سیگنال کنترلی) را از روی شکاف بین دو صفحه زمین عبور دهد، جریان برگشتی که در زیر تراک حرکت می‌کند، ناگهان با یک برش باز در مس مواجه می‌شود. در این لحظه:

1. جریان بازگشتی نمی‌تواند از روی هوا بپرد؛ بنابراین مجبور می‌شود کل محیط شکاف را دور بزند تا به نزدیک‌ترین پل ارتباطی برسد.
2. با افزایش مساحت حلقه جریان ($Area$)، اندوکتانس پراکندگی حلقه ($Loop Inductance$) از حدود ۱ نانوهانری به بیش از ۲۰ تا ۵۰ نانوهانری جهش پیدا می‌کند.
3. بر اساس اصول الکترومغناطیس، این شکاف دقیقاً مانند یک «آنتن شیاری» (Slot Antenna) عمل کرده و امواج الکترومغناطیسی مخرب را به فضا تشعشع می‌کند. نتیجه این پدیده، شکست قطعی در تست‌های آزمایشگاهی سازگاری الکترومغناطیسی (EMC) و القای نویز وحشتناک در خطوط آنالوگ هم‌جوار است.

معیار مهندسی	صفحه زمین یکپارچه با مرزبندی فضایی (Partitioned Solid Ground)	صفحه زمین شکافته با پل تک‌نقطه‌ای (Split Ground with Star Tie)	اتصال دو صفحه زمین با فریت بید (Ferrite Bead Tie)
اندوکتانس مسیر بازگشت	حداقل ممکن (کمتر از ۱ نانوهانری بر اینچ)	در صورت عبور خط از روی شکاف، جهش تا ۳۰ نانوهانری	ایجاد امپدانس القایی در فرکانس‌های بالا
ریسک تشعشع الکترومغناطیسی (EMI)	بسیار پایین به دلیل عدم وجود ناپیوستگی در لایه مرجع	بسیار بالا در صورت عبور اشتباه حتی یک خط از روی شکاف	متوسط تا بالا در فرکانس‌های رزونانس سلفی
ایمنی خطوط انتقال دیتا	حفظ کامل کنترل امپدانس در مدار چاپی با مرجع یکنواخت	ایجاد ناپیوستگی شدید امپدانسی در محل شکاف	برهم خوردن تعادل سیگنال در فرکانس‌های سوئیچینگ
سهولت مسیریابی و انعطاف‌پذیری	بسیار بالا؛ آزادی عمل مهندس در مسیریابی در محدوده زون خود	بسیار پایین؛ خط قرمز مطلق در عبور خطوط از مرز	نیازمند محاسبات پیچیده فیلتر LC و تلفات حرارتی
توصیه استاندارد در سال ۱۴۰۵	اولویت نخست مراجع بین‌المللی (استاندارد مرجع)	فقط در تجهیزات خاص ولتاژ بالا یا ایزولاسیون گالوانیک	عموماً منسوخ برای اتصال صفحات زمین

بنابراین، راهکار طلایی و مدرن، ایجاد یک صفحه زمین کاملاً پیوسته (بدون هیچ شکاف یا سوراخ‌کاری پراکنده) در لایه زیرین و تفکیک اجزا از طریق چیدمان هندسی هوشمند (Physical Partitioning) است.

---

فیزیک مسیر بازگشت جریان: تفاوت رفتار فرکانس پایین و فرکانس بالا در صفحه زمین

جریان الکتریکی در مدار چاپی همواره یک مدار بسته تشکیل می‌دهد و مسیر بازگشت آن در صفحه زمین، در فرکانس‌های پایین (زیر ۱ کیلوهرتز) مسیر کمترین مقاومت اهمی ($R$) و در فرکانس‌های بالا (بالاتر از ۱۰۰ کیلوهرتز) دقیقاً مسیر کمترین اندوکتانس ($L$) را در لایه مس دنبال می‌کند.

درک این قانون فیزیکی، کلید اصلی رفع ابهام از بردهای سیگنال مخلوط است. بر اساس مستندات دکتر هوارد جانسون و تحلیل‌های تداخل در استاندارد IPC-2141B، چگالی جریان بازگشتی در صفحه مرجع زمین مستقیماً زیر یک تراک فرکانس بالا از رابطه توزیع زیر پیروی می‌کند:

$$J(x) = \frac{I_0}{\pi h \left(1 + \left(\frac{x}{h}\right)^2\right)}$$

در این رابطه:

• $J(x)$ چگالی جریان در صفحه زمین در فاصله افقی $x$ از مرکز تراک است.
• $I_0$ جریان کل سیگنال است.
• $h$ ضخامت دی‌الکتریک پری‌پِرگ بین لایه سیگنال و لایه زمین است (مثلاً در یک برد چهار لایه استاندارد حدود ۱۰۰ میکرون یا ۴ میل).

از این فرمول یک نتیجه شگفت‌انگیز مهندسی حاصل می‌شود: بیش از ۹۵ درصد کل جریان بازگشتی یک سیگنال فرکانس بالا در محدوده‌ای به پهنای سه برابر ارتفاع دی‌الکتریک (یعنی $\pm 3h$) در زیر تراک متمرکز است. این بدان معناست که اگر شما یک سیگنال دیجیتال پرسرعت را در بخش شرقی برد مدار چاپی هدایت کنید، جریان بازگشتی آن به هیچ عنوان به سمت بخش غربی (جایی که سنسورهای آنالوگ قرار دارند) منحرف نمی‌شود؛ حتی اگر هر دوی آن‌ها از یک لایه مس مشترک و پیوسته استفاده کنند!

      لایه سیگنال (Top Layer)
      ┌───────────┐  تراک دیجیتال پرسرعت
      │   Trace   │ 
══════╪═══════════╪═══════════════════════════════════════
      │  دی‌الکتریک پری‌پِرگ (ضخامت h)
─────────────────────────────────────────────────────────
      │ ◄── 3h ──►│
      █████████████  تمرکز ۹۵٪ جریان برگشتی دقیقا زیر تراک
      ═══════════════════════════════════════════════════
      صفحه زمین یکپارچه (Solid GND Plane - لایه ۲)

بنابراین، جریان دیجیتال تنها زمانی وارد قلمرو آنالوگ می‌شود که مهندس طراح، چیدمان قطعات را درهم ریخته باشد و تراک‌های دیجیتال از بالای محدوده قطعات آنالوگ عبور داده شوند. با رعایت قوانین مسیر جریان برگشتی و زمین در مدار چاپی، تفکیک عملکردی به صورت ذاتی در صفحه مس شکل می‌گیرد.

---

معماری چیدمان فضایی (Floorplanning) و جانمایی مبدل داده (ADC/DAC)

قانون طلایی جانمایی در بردهای سیگنال مخلوط، قرار دادن تراشه مبدل داده (ADC یا DAC) دقیقاً بر روی خط مرزی میان ناحیه آنالوگ و ناحیه دیجیتال است، به‌گونه‌ای که بخش آنالوگ تراشه رو به زون مدارات آنالوگ و پین‌های دیجیتال آن رو به پردازنده قرار گیرد.

برای دستیابی به بالاترین کارایی در بردهای سیگنال مخلوط، رعایت اصول ۵ گانه جانمایی زیر الزامی است:

۱. تقسیم‌بندی قطعی برد به سه زون مستقل

1. زون آنالوگ خالص (Clean Analog Zone): شامل کانکتورهای ورودی سنسور، فیلترهای پایین‌گذر، تقویت‌کننده‌های عملیاتی (Op-Amps) و منابع ولتاژ مرجع (Voltage Reference). در این محدوده هیچ سیگنال کلاک یا پالس سوئیچینگی نباید حضور داشته باشد.
2. زون سیگنال مخلوط (Mixed-Signal Boundary): محل استقرار تراشه‌های ADC، DAC و کدک‌های صوتی.
3. زون دیجیتال پرسرعت (Noisy Digital Zone): شامل میکروکنترلر، پردازنده مرکزی، حافظه‌های Flash و RAM، نوسان‌سازهای کریستالی، و پورت‌های ارتباطی مانند USB و اترنت.

۲. اتصال پین‌های AGND و DGND روی تراشه مبدل

یکی از بزرگ‌ترین سوءتفاهم‌های مهندسی، تفاوت نام‌گذاری پین‌های AGND و DGND روی چیپ ADC است. بسیاری از طراحان تصور می‌کنند این دو پین باید به دو زمین کاملاً مجزا در برد وصل شوند. اما طبق توضیحات والت کستر در کتاب راهنمای مبدل‌های آنالوگ دیوایسز، این پین‌ها در داخل پکیج آی‌سی با باندیگ‌های بسیار باریک به بستر سیلیکون متصل هستند و تفکیک آن‌ها در نام‌گذاری صرفاً برای جلوگیری از تزریق جریان‌های سوئیچینگ خروجی دیجیتال آی‌سی به مدارات حساس ورودی آنالوگ در داخل همان تراشه است.

• راهکار صحیح: هر دو پین AGND و DGND تراشه ADC باید در نزدیک‌ترین فاصله در لایه رویی با کوتاه‌ترین تراک‌ها به یکدیگر متصل شده و بلافاصله توسط حداقل دو ویای مستقل به صفحه زمین پیوسته زیرین وصل شوند.

۳. محافظت از خط ولتاژ مرجع (VREF)

ولتاژ رفرنس، قلب تپنده مبدل‌های آنالوگ است. هر میلی‌ولت نویز روی این پایه، مستقیماً به کد خروجی مبدل منتقل می‌شود:

• تراک VREF باید با بیشترین پهنای ممکن و کمترین طول از آی‌سی منبع رفرنس به ADC هدایت شود.
• خازن‌های بای‌پس رفرنس باید متشکل از یک خازن ۱۰ نانوفاراد سرامیکی با دی‌الکتریک C0G/NP0 (برای حذف ریپل‌های فرکانس بالا) به صورت موازی با یک خازن ۱۰ میکروفاراد سرامیکی X7R با ESR پایین باشد و دقیقاً در فاصله کمتر از ۲ میلی‌متری پین VREF قرار گیرند.

۴. قرار دادن مقاومت‌های دمپینگ سری در خطوط داده دیجیتال

خطوط دیتای خروجی ADC (مثل پایه‌های SPI شامل MISO, MOSI, SCK, CS یا باس موازی) هنگام تغییر سطح منطقی از ۰ به ۱، جریان‌های گذرای تند تولید می‌کنند:

• قرار دادن مقاومت‌های سری با مقادیر ۲۲ تا ۴۷ اهم بر روی خطوط داده و کلاک در فاصله‌ای بسیار نزدیک به تراشه ADC، لبه‌های تیز پالس را نرم کرده، نویز زنگ‌زدگی (Ringing) را حذف نموده و جهش جریان بازگشتی دیجیتال را مهار می‌کند.

---

استک‌آپ استاندارد لایه‌ها در بردهای ۴ و ۶ لایه بر اساس استاندارد IPC-2221B

در بردهای سیگنال مخلوط، دستیابی به ایزولاسیون بهینه و مهار نویز نیازمند استفاده از برد دست‌کم چهار لایه است که در آن لایه دوم به طور کامل به یک صفحه زمین بدون وقفه اختصاص یافته و لایه سوم به تغذیه‌های فیلترشده آنالوگ و دیجیتال تخصیص یابد.

طراحی بردهای سیگنال مخلوط بر روی بردهای ۲ لایه سنتی به دلیل عدم امکان ایجاد صفحه زمین یکپارچه با اندوکتانس پایین، در بیش از ۸۰ درصد پروژه‌ها با شکست نویز مواجه می‌شود. در ادامه دو ساختار لایه‌بندی صنعتی پیشنهادی برای ساخت در خط تولید بردیفای تشریح شده است:

استک‌آپ ۴ لایه بهینه برای بردهای سیگنال مخلوط صنعتی

لایه	نوع مس و کاربرد	نوع دی‌الکتریک و ضخامت	عملکرد در مهار نویز سیگنال مخلوط
لایه ۱ (Top)	مس ۱ اونس (۳۵ میکرون) - سیگنال	پری‌پِرگ 1080/2116 (۱۰۰ میکرون / ۴ میل)	هدایت خطوط آنالوگ در یک سمت و خطوط دیجیتال در سمت دیگر بدون هم‌پوشانی
لایه ۲ (Inner 1)	مس ۱ اونس - صفحه زمین یکپارچه (Solid GND)	مغزی Core متریال FR-4 TG150 (۱.۰ میلی‌متر)	صفحه مرجع بی‌نقص، حداقل اندوکتانس حلقه و بازگشت مستقیم جریان
لایه ۳ (Inner 2)	مس ۱ اونس - صفحات تغذیه (AVDD / DVDD)	پری‌پِرگ 1080/2116 (۱۰۰ میکرون / ۴ میل)	تقسیم صفحه به زون‌های تغذیه مجزا با فاصله شکاف حداقل ۱ میلی‌متر
لایه ۴ (Bottom)	مس ۱ اونس - سیگنال و زمین کمکی	پوشش ماسک لحیم سبز/مشکی مات	مسیریابی خطوط دیجیتال غیرحساس، باس‌های ارتباطی و اتصالات پاور

برای پیاده‌سازی دقیق این چینش، مطالعه راهنمای استک‌آپ بردهای چهار لایه به طراحان امکان می‌دهد ضخامت پری‌پِرگ‌ها را متناسب با امپدانس مدنظر تنظیم کنند.

┌────────────────────────────────────────┐ Layer 1: Top Signal (Analog Left / Digital Right)
│░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░│ Prepreg (100 µm, εr ≈ 4.2)
├────────────────────────────────────────┤ Layer 2: SOLID GROUND PLANE (No Splits, Full Cu)
│                                        │
│         Core FR-4 TG150 (1.0 mm)       │
│                                        │
├──────────────────┬─ Moat ─┬────────────┤ Layer 3: Power Split (AVDD Plane | DVDD Plane)
│░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░░│ Prepreg (100 µm, εr ≈ 4.2)
└────────────────────────────────────────┘ Layer 4: Bottom Signal (Non-critical traces)

استک‌آپ ۶ لایه برای سیستم‌های با دقت فراتر از ۱۶ بیت

در سیستم‌های با دقت بسیار بالا (مانند بردهای تصویربرداری پزشکی، اسپکترومتری و تجهیزات لرزه‌نگاری)، استک‌آپ شش لایه پیشنهاد می‌شود:

1. لایه ۱ (Top Signal): سیگنال‌های آنالوگ فوق‌العاده حساس و مسیرهای رفرنس.
2. لایه ۲ (GND 1): صفحه زمین پیوسته به عنوان شیلد مستقیم لایه اول.
3. لایه ۳ (Signal Inner): خطوط ارتباطی و داده‌های دیجیتال پرسرعت.
4. لایه ۴ (GND 2): صفحه زمین دوم برای محصور کردن نویزهای لایه سوم.
5. لایه ۵ (Power): صفحات مجزای تغذیه آنالوگ (AVDD) و دیجیتال (DVDD).
6. لایه ۶ (Bottom Signal): خطوط کنترلی و قطعات جانبی با استفاده از پدهای استاندارد بر اساس IPC-7351.

---

روان‌شناسی پیشگیری از زیان (Loss Aversion): بهای سنگین خطاهای گربر و واسطه‌های سنتی

هزینه‌های یک اشتباه کوچک در جانمایی صفحات زمین و خطوط گربر بردهای سیگنال مخلوط، صرفاً به قیمت فیبر خام محدود نمی‌شود؛ بلکه سوختن آی‌سی‌های گران‌قیمت چند ده دلاری، مردودی در تست‌های آزمایشگاهی تاییدی و از دست رفتن زمان حیاتی ورود به بازار، سنگین‌ترین زیان‌های مالی را به تیم‌های توسعه تحمیل می‌کند.

در رویکرد سنتی سفارش برد در بازار لاله زار یا از طریق واسطه‌های تلگرامی و دلالان محلی، مهندس الکترونیک با زنجیره‌ای از ریسک‌های ویران‌کننده روبه‌روست:

۱. ابهام مالی و فاکتورهای جهنده

در سفارش‌های سنتی، قیمت اولیه فقط یک برآورد صوری است. در مراحل نهایی، واسطه به بهانه‌هایی نظیر «پیچیدگی لایه‌های میانی»، «کارمزد فیلم و زینک بردهای چندلایه» یا «نوسانات ارزی لحظه‌ای» مبالغ پیش‌بینی‌نشده‌ای را به فاکتور نهایی اضافه می‌کند. در نقطه مقابل، پلتفرم بردیفای با محاسبه آنلاین و تفکیک‌شده قیمت، از همان ثانیه نخست تمام ریزهزینه‌ها (هزینه متریال فیبر، ساخت، تست الکتریکی و حمل) را شفاف پیش روی شما قرار می‌دهد تا هیچ شگفتی ناخوشایندی در جریان پرداخت رخ ندهد.

۲. فاجعه «تولید کورکورانه» بدون بازبینی مهندسی DFM

واسطه‌های تجاری فاقد تیم مهندسی هستند؛ آن‌ها فایل گربر مشتری را صرفاً به عنوان یک فایل گرافیکی تحویل کارگاه‌های عمومی می‌دهند. اگر طراح در لایه میانی، فاصله شکاف مس (Moat Clearance) را کمتر از تلرانس استاندارد قرار داده باشد یا سوراخ‌های ویا در لایه‌های میانی با ترک‌های قدرت هم‌پوشانی داشته باشند، بردی تولید می‌شود که از نظر ظاهری سالم است، اما در درون لایه‌ها دچار اتصال کوتاه یا قطعی متناوب است. با اولین اتصال تغذیه در آزمایشگاه، میکروکنترلر یا تراشه مبدل داده ۵۰ دلاری می‌سوزد و کل فرآیند ساخت باید از نو با اتلاف چندهفته‌ای آغاز شود.

۳. عدم انجام تست‌های الکتریکی جامع (Flying Probe / E-Test)

بسیاری از واسطه‌ها برای کاهش هزینه‌های تمام‌شده، تست‌های پراب پروازی (Flying Probe Testing) را حذف کرده یا صرفاً به صورت رندوم روی چند نمونه انجام می‌دهند. در بردهای سیگنال مخلوط با پکیج‌های ریزپایه مانند QFN و BGA، کشف اتصالات زیر قطعه پس از مونتاژ با هویه غیرممکن است و بردی که تست الکتریکی کارخانه‌ای نشده باشد، یک بمب ساعتی در خط تولید محصول خواهد بود.

---

ارزش‌های محوری بردیفای: مهندسی واقعی، شفافیت بی‌قیدوشرط و کنترل کیفی

بردیفای (Bordify / bordify.ir) به عنوان پیشرفته‌ترین پلتفرم تخصصی سفارش PCB در ایران در سال ۱۴۰۵، فاصله میان طراحی تا تولید بردهای دقیق را با تکیه بر بررسی مهندسی پیش از ساخت، قیمت‌گذاری شفاف و تضمین کنترل کیفی برطرف کرده است.

چهار رکن بنیادین بردیفای که اطمینان مهندسان سخت‌افزار را تضمین می‌کند عبارتند از:

1. بررسی فنی پیش از تولید رایگان (DFM Pre-Flight Inspection): پیش از ورود فایل به چرخه ساخت، تیم کارشناسان مهندسی بردیفای فایل‌های Gerber شما را از نظر بیش از ۶۰ قانون ساخت شامل حداقل پهنای تراک (Trace Width)، فواصل ایمنی (Clearance)، وضعیت حلقه‌های دور سوراخ (Annular Ring)، لایه‌بندی مس و عدم وجود حلقه‌های بازگشتی آسیب‌دیده به طور دقیق بررسی می‌کنند. اگر نقصی در فایل وجود داشته باشد، پیش از اتلاف هزینه به طراح اطلاع داده می‌شود.
2. محاسبه آنلاین، آنی و تفکیک‌شده هزینه‌ها: در سامانه استعلام بردیفای، شما پارامترهایی چون تعداد لایه‌ها (۱ تا ۲۰ لایه)، ضخامت مس (۱ اونس یا ۲ اونس)، متریال فیبر (FR-4 معمولی، TG150 و TG170)، رنگ چاپ محافظ و نوع فینیش سطحی را انتخاب کرده و قیمت نهایی را بدون حتی یک ریال هزینه پنهان مشاهده می‌نمایید.
3. تضمین تست الکتریکی ۱۰۰٪ (Full Flying Probe Testing): تمامی بردهای دو و چندلایه تولیدشده در بردیفای بر اساس استاندارد IPC-9252 تحت تست کامل پراب پروازی قرار می‌گیرند تا اتصال تمامی نت‌های طراحی و مقاومت ایزولاسیون بیش از ۱۰ مگااهم در ولتاژ ۲۵۰ ولت تضمین گردد.
4. فینیش‌های سطحی پیشرفته جهت پکیج‌های دقیق: برای پکیج‌های حساس سیگنال مخلوط و آی‌سی‌های با پدهای حرارتی QFN و DFN، بردیفای آبکاری طلای غوطه‌وری در نیکل (ENIG) با ضخامت طلای ۱ تا ۲ میکرو اینچ بر روی لایه نیکل ۱۲۰ تا ۲۰۰ میکرو اینچ ارائه می‌دهد که بر اساس استاندارد IPC-4552 بالاترین میزان تختی سطح و مقاومت در برابر اکسیداسیون را تضمین می‌کند؛ برای مقایسه دقیق‌تر می‌توانید به راهنمای فینیش سطحی ENIG یا HASL مراجعه فرمایید.

---

چک‌لیست مهندسی نهایی برای بررسی فایل Gerber برد سیگنال مخلوط پیش از ثبت سفارش

رعایت این چک‌لیست ۱۰ مرحله‌ای پیش از خروجی‌گیری گربر و بارگذاری آن در بردیفای، تضمین می‌کند که برد مدار چاپی شما از بالاترین مصونیت در برابر نویز برخوردار بوده و با تلرانس‌های کلاس ۲ و ۳ استاندارد IPC-6012 مطابقت کامل دارد.

پیش از نهایی کردن سفارش ساخت برد در سال ۱۴۰۵، تک‌تک موارد زیر را در نرم‌افزار طراحی (Altium Designer، KiCad یا Cadence Allegro) ارزیابی کنید:

• ۱. پیوستگی کامل لایه زمین (Solid Reference Check): اطمینان حاصل کنید که صفحه زمین در لایه دوم هیچ شکاف، بریدگی یا تراک سرگردانی ندارد که مسیر بازگشت جریان را قطع کند.
• ۲. عدم عبور تراک‌ها از مرز زون‌ها (No Boundary Crossing): هیچ تراک سیگنال دیجیتالی نباید از فضای بالای زون آنالوگ عبور داده شده باشد.
• ۳. اتصال محلی پین‌های AGND و DGND مبدل: پین‌های AGND و DGND آی‌سی‌های مبدل دقیقاً در زیر قطعه یا با فاصله کمتر از ۱ میلی‌متر با تراک عریض به یکدیگر وصل شده و مستقیماً به صفحه زمین ویا خورده باشند.
• ۴. دکوپلینگ مستقیم خط ولتاژ رفرنس (VREF Decoupling): خازن ۱۰ نانوفاراد C0G و ۱۰ میکروفاراد X7R در فاصله کمتر از ۲ میلی‌متر از پین رفرنس قرار گرفته و مسیر اتصال به زمین آن کمترین اندوکتانس را داشته باشد.
• ۵. مقاومت‌های سری دمپینگ در خطوط دیجیتال: بر روی خطوط ساعت و داده دیجیتال منتهی به ADC مقاومت‌های ۲۲ تا ۳۳ اهم سری تعبیه شده باشد.
• ۶. تفکیک صفحات تغذیه (Power Plane Moat): صفحات AVDD و DVDD در لایه پاور دارای حداقل فاصله جداسازی ۴۰ میل (۱.۰ میلی‌متر) باشند تا از تداخل خازنی صفحات جلوگیری شود.
• ۷. بازرسی ابعاد پدها و رینگ دور سوراخ (Annular Ring): رینگ حلقوی کلیه ویاها بر اساس استاندارد IPC-2221B حداقل ۴ میل (۰.۱ میلی‌متر) باشد تا در فرآیند سوراخ‌کاری مدار باز رخ ندهد.
• ۸. تعادل مس لایه‌ها جهت پیشگیری از تابیدگی: لایه‌های مس در دو طرف مغزی به صورت متقارن توزیع شوند تا طبق اصول بازرسی تابیدگی و انحنای برد (Bow & Twist) اعوجاج مکانیکی حین لحیم‌کاری به وجود نیاید.
• ۹. انتخاب پوشش ENIG برای پایه‌های ریز: در صورت وجود قطعات QFN یا BGA، فینیش سطحی منحصراً از نوع ENIG انتخاب شود.
• ۱۰. خروجی‌گیری کامل فایل‌های گربر (Gerber RS-274X یا X2) به همراه فایل دریل Excellon: بررسی کنید که لایه‌های مس، ماسک لحیم، چاپ راهنما و دریل با واحد و مقیاس یکسان استخراج شده باشند.

پس از اعمال این موارد، فایل فشرده طراحی خود را مستقیماً در صفحه ثبت سفارش بردیفای بارگذاری کنید تا بررسی تخصصی DFM و استعلام قیمت تفکیک‌شده به صورت هوشمند برای پروژه شما آغاز گردد.