مسیریابی جفت تفاضلی در PCB چیست و چرا رویکرد سنتی پاسخگو نیست؟
مسیریابی جفت تفاضلی (Differential Pair Routing) تکنیکی در طراحی بردهای مدار چاپی فرکانس بالا است که در آن دو ترک هم‌راستا با فاز معکوس (۱۸۰ درجه اختلاف فاز) سیگنال را منتقل می‌کنند تا نویز حالت مشترک (Common-Mode Noise) حذف و یکپارچگی سیگنال (Signal Integrity) حفظ شود. در سال ۱۴۰۵ با فراگیر شدن پروتکل‌های پرسرعت مانند USB 3.2 Gen 2 (با نرخ ۱۰ گیگابیت بر ثانیه)، PCIe 4.0/5.0 و اترنت گیگابیتی، دیگر نمی‌توان ترک‌های حساس را به عنوان هادی‌های ایده‌آل در نظر گرفت؛ هر خط انتقال اکنون به یک مدار با پارامترهای توزیع‌شده سلفی، خازنی و اثر پوستی تبدیل شده است.
اشتباه مرگباری که بسیاری از طراحان نوپا مرتکب می‌شوند، نگاه به جفت‌های تفاضلی به عنوان دو خط موازی ساده با طول دلخواه است. در فرکانس‌های کاری بالای چندصد مگاهرتز، حتی اختلاف طول چند میلی‌متری یا شکستگی ناگهانی در صفحه زمین مرجع (Reference Ground Plane)، امپدانس خط را به هم ریخته و پدیده‌ای موسوم به تبدیل حالت تفاضلی به مشترک (Differential-to-Common Mode Conversion) ایجاد می‌کند؛ رخدادی که تشعشع شدید الکترومغناطیسی (EMI) و رد شدن در آزمون‌های تطابق استانداردهای بین‌المللی را به دنبال دارد.
مبانی امپدانس تفاضلی و قواعد کوپلاژ طبق استاندارد IPC-2141A
امپدانس تفاضلی (Zdiff) حاصل برهم‌کنش امپدانس مشخصه هر ترک (Z0) و اثر تزویج متقابل (Mutual Coupling) میان دو ترک است و بر اساس استاندارد IPC-2141A از رابطه تقریبی Zdiff ≈ 2 × Z0 × (1 - 0.48 × e^(-0.96 × S/H)) محاسبه می‌شود. در این فرمول، S بیانگر فاصله لبه به لبه میان دو ترک و H ضخامت دی‌الکتریک سوبسترا تا نزدیک‌ترین لایه مرجع مسطح است.
برای دستیابی به امپدانس تفاضلی هدف (به عنوان مثال ۱۰۰ اهم برای اترنت یا ۹۰ اهم برای پروتکل‌های USB):
- انتخاب عرض ترک (Trace Width - W): وابسته به ضخامت لایه مس (اغلب 1oz یا 0.5oz در لایه‌های میانی) و ثابت دی‌الکتریک سوبسترا (معمولاً Dk بین ۴.۲ تا ۴.۵ برای FR-4 مرغوب Tg150).
- فاصله ترک‌ها (Spacing - S): حفظ کوپلاژ یکنواخت در تمام طول مسیر الزامی است. تغییر فاصله بین ترک‌ها ناپیوستگی امپدانس (Impedance Discontinuity) موضعی پدید می‌آورد.
- ارتفاع نسبت به صفحه مرجع (Dielectric Height - H): کوچک‌ترین تغییر در ضخامت پیش‌آغشته (Prepreg) حین پرس در کارخانه می‌تواند مقدار امپدانس را تا ۱۵ درصد جابجا کند. به همین دلیل در بردیفای (Bordify) کنترل دقیق استک‌آپ بر اساس گزارش‌های کوپن تست تست‌تیک (TDR Test Coupon) بررسی می‌شود.
تطبیق طول و کنترل اختلاف فاز (Skew Mitigation)
تطبیق طول دقیق دو هادی جفت تفاضلی با تلرانس کمتر از ۵ تا ۱۰ پی‌اس (معادل کمتر از ۰.۵ میلی‌متر تا ۰.۸ میلی‌متر در بردهای FR-4 استاندارد) برای حفظ خلوص سیگنال تفاضلی حیاتی است. زمانی که طول یک ترک از ترک دیگر بیشتر شود، لبه‌های بالا رونده و پایین رونده همزمان به گیرنده نمی‌رسند و نویز ناشی از عدم تقارن به شدت افزایش می‌یابد.
برای جبران عدم تقارن فاز (Intra-pair Skew) باید به قواعد زیر پایبند بود:
- جبران‌سازی در نزدیک‌ترین نقطه به محل شکست: اگر جفت تفاضلی از یک پین با طول نابرابر منشعب می‌شود، منحنی‌های تنظیمی (Trombone یا Serpentine Tuning) باید در نزدیک‌ترین نقطه به همان پین اعمال شوند، نه در انتهای مسیر صد میلی‌متری.
- شعاع خمیدگی و زاویه ترک‌ها: استفاده از زاویه ۹۰ درجه در جفت‌های تفاضلی اکیداً ممنوع است. تمام شکستگی‌ها باید به شکل پخ ۴۵ درجه یا کمان ملایم با شعاع حداقل ۳ برابر عرض ترک ترسیم شوند.
- حفظ ابعاد موج سرپانتین: ارتفاع موج (Amplitude) باید حداقل ۳ برابر فاصله S و گام موج‌ها حداقل ۴ برابر عرض ترک باشد تا کوپلاژ پارازیتی بین پیچش‌های یک ترک اتفاق نیفتد.
صفحه مرجع مداوم و عبور از لایه‌ها (Via Transition Rules)
جریان بازگشتی (Return Current) سیگنال‌های فرکانس بالا دقیقاً از زیر ترک هادی در نزدیک‌ترین صفحه زمین یا تغذیه عبور می‌کند؛ بنابراین وجود هرگونه شیار، برش ناشی از ویاها (Via Anti-pad Void) یا تعویض صفحه مرجع، فاجعه‌بارترین سناریو در مسیریابی پرسرعت است.
قواعد تغییر لایه در جفت‌های تفاضلی:
- به‌کارگیری ویاهای هم‌جوار زمین (GND Return Vias): هرگاه یک جفت تفاضلی مجبور شود با استفاده از ویا از یک لایه به لایه دیگر تغییر مکان دهد، باید حداقل یک و ترجیحاً دو ویا زمین به فاصله کمتر از ۴۰ میل در کنار ویاهای سیگنال قرار گیرند تا مسیر جریان بازگشتی پیوسته بماند.
- پرهیز از اثر پایه‌های ویا (Via Stubs): در سیگنال‌های بالاتر از ۵ گیگاهرتز، قسمت بلااستفاده ویا (Stub) نقش یک خط رزونانسی را بازی کرده و سیگنال را در فرکانس‌های خاص به طور کامل مسدود می‌کند. در تولیدات پیشرفته بردیفای امکان اعمال بک‌دریل (Back-drilling) جهت تخلیه این پایه‌های زاید فراهم است.
- تقارن کامل ویاها: دو ویای مربوط به جفت مثبت و منفی باید دقیقاً از نظر موقعیت، قطر مته و حلقه مس (Annular Ring) طبق استاندارد IPC-6012 کلاس ۲ یا ۳ یکسان باشند.
خطاهای مهندسی در سفارش PCB و پیشگیری از زیان با DFM بردیفای
تولید برد مدار چاپی چندلایه فرکانس بالا بدون بررسی دقیق DFM (طراحی برای ساخت) می‌تواند پروژه‌های تجاری را با شکست سنگین مواجه کند. از سوختن آی‌سی‌های گران‌قیمت چندصد دلاری به دلیل اتصال کوتاه پایه‌های BGA گرفته تا تلفات حرارتی شدید و عدم برقراری لینک‌های فرکانس بالا، نمونه‌هایی از خساراتی هستند که تنها یک اشتباه چند میلی‌متری در خروجی Gerber رقم می‌زند.
در بسیاری از سفارش‌های برون‌مرزی یا کارگاه‌های واسطه سنتی، فایل گربر بدون آنالیز امپدانسی مستقیماً روی پنل تولید قرار می‌گیرد. اگر ضخامت مس نهایی به دلیل آبکاری بیش از حد افزایش یابد یا فاصله بین ترک‌ها در اثر پدیده زیربرش (Undercut) اسیدکاری کاهش یابد، امپدانس تفاضلی طراحی‌شده شما از ۱۰۰ اهم به ۸۰ اهم سقوط می‌کند و کل خط مونتاژ بلااستفاده خواهد شد.
بردیفای (bordify.ir) به عنوان پلتفرم مهندسی سفارش آنلاین PCB در سال ۱۴۰۵، این چالش را با ارائه بررسی فنی پیش از تولید رایگان (Pre-Flight DFM) برطرف کرده است. در این فرآیند تخصصی:
- مقادیر فاصله خالص (Clearance) و ابعاد ترک‌های امپدانس کنترل‌شده با دقت یک‌دهم میل سنجیده می‌شوند.
- استک‌آپ واقعی کارخانه با دی‌الکتریک استاندارد تطبیق داده می‌شود.
- ریزش مس و پلاریته لایه‌ها پیش از آغاز عملیات فوتولیتوگرافی تایید نهایی می‌گردد.
مراجع و استانداردهای صنعتی معتبر
- استاندارد IPC-2141A: راهنمای طراحی مدار چاپی و فرمول‌های محاسبه خطوط انتقال امپدانس کنترل‌شده.
- استاندارد IPC-2221B: استاندارد عمومی طراحی بردهای مدار چاپی و تعیین فواصل الکتریکی مجاز.
- استاندارد IPC-6012E: الزامات تعیین صلاحیت و عملکرد بردهای مدار چاپی صلب (Rigid PCBs).
- مستندات یکپارچگی سیگنال در فرکانس بالا (IEEE Transactions on Electromagnetic Compatibility).