طراحی PCB برای تغذیه تحت شبکه (PoE)؛ راهنمای جامع استانداردهای IEEE 802.3af/at/bt، ایزولاسیون ۱۵۰۰ ولت، مدیریت حرارت و قواعد DFM در سال ۱۴۰۵

چکیده اجرایی و پاسخ صریح مهندسی (BLUF): الزامات حیاتی PCB در سیستم‌های PoE

طراحی PCB برای PoE مستلزم پیاده‌سازی هم‌زمان ایزولاسیون گالوانیک ۱۵۰۰ ولت RMS طبق استاندارد IEEE 802.3، تعبیه شکاف عایقی (Isolation Moat) با حداقل عرض ۸۰ میل (۲٫۰ میلی‌متر) بر اساس IPC-2221B، انتخاب ضخامت مس مناسب برای هدایت جریان تا ۱٫۹۲ آمپر طبق IPC-2152 و کنترل تداخل الکترومغناطیسی (EMI) ناشی از مبدل سوئیچینگ در مجاورت خطوط داده ۱۰۰ اهم اترنت است. هرگونه سهل‌انگاری در فواصل خزش سطحی، خازن‌های بلاک DC ترمینیشن باب اسمیت یا دفع حرارتی یکسوساز ورودی، به سوختن قطعی آی‌سی PHY، اتصال کوتاه لایه‌های میانی یا ریجکت شدن برد در آزمون‌های تست عایقی (Hi-Pot) منجر می‌شود.

سیستم‌های PoE امکان انتقال هم‌زمان داده شبکه و توان الکتریکی DC را روی کابل شبکه چهارزوجی (Cat5e ،Cat6 یا Cat6A) بدون نیاز به کابل‌کشی برق مجزا فراهم می‌سازند. با این حال، تزریق ولتاژ مستقیم تا ۵۷ ولت DC در کنار پالس‌های فرکانس بالای گیگابیت اترنت، چالش‌های مهندسی پیچیده‌ای ایجاد می‌کند که در بردهای معمولی دیده نمی‌شوند. در سال ۱۴۰۵، با گسترش دوربین‌های مداربسته هوش مصنوعی، نقاط دسترسی Wi-Fi 7 و گیت‌وی‌های اینترنت اشیاء صنعتی (IIoT)، تسلط بر قوانین چیدمان و ساخت PCBهای PoE به یک مهارت حیاتی برای تیم‌های سخت‌افزاری تبدیل شده است.

پارامتر فنی / استاندارد	IEEE 802.3af (Type 1)	IEEE 802.3at (Type 2 / PoE+)	IEEE 802.3bt (Type 3 / PoE++)	IEEE 802.3bt (Type 4 / PoE++)
توان نامی منبع (PSE)	۱۵٫۴۰ وات	۳۰٫۰ وات	۶۰٫۰ وات	۹۰٫۰ تا ۱۰۰ وات
حداقل توان تضمین‌شده در کلاینت (PD)	۱۲٫۹۵ وات	۲۵٫۵۰ وات	۵۱٫۰ وات	۷۱٫۳ وات
محدوده ولتاژ ورودی PD	۳۷٫۰ تا ۵۷٫۰ ولت	۴۲٫۵ تا ۵۷٫۰ ولت	۴۲٫۵ تا ۵۷٫۰ ولت	۴۱٫۱ تا ۵۷٫۰ ولت
حداکثر جریان هر هادی کابل	۳۵۰ میلی‌آمپر	۶۰۰ میلی‌آمپر	۶۰۰ میلی‌آمپر	۹۶۰ میلی‌آمپر
تعداد زوج‌های حامل توان	۲ زوج (2-Pair)	۲ زوج (2-Pair)	۴ زوج (4-Pair)	۴ زوج (4-Pair)
حداقل ولتاژ تست عایقی (Hipot)	۱۵۰۰ ولت RMS / ۲۲۵۰ ولت DC	۱۵۰۰ ولت RMS / ۲۲۵۰ ولت DC	۱۵۰۰ ولت RMS / ۲۲۵۰ ولت DC	۱۵۰۰ ولت RMS / ۲۲۵۰ ولت DC
ضخامت مس پیشنهادی PCB	۱ اونس (35 میکرون)	۱ یا ۲ اونس	۲ اونس (70 میکرون)	۲ اونس (70 میکرون)

استانداردهای بین‌المللی توان شبکه: مقایسه فنی تایپ‌های ۱ تا ۴ در IEEE 802.3

استاندارد مرجع IEEE 802.3 توان PoE را بر پایه چهار تایپ و هشت کلاس مشخص تفکیک می‌کند که تعیین‌کننده دقیق جریان هادی، توان تلفاتی کابل و معماری لایه‌چینی PCB است. در استاندارد پایه IEEE 802.3af و نسل دوم IEEE 802.3at تنها از دو زوج کابل شبکه برای انتقال توان استفاده می‌شود، اما استاندارد جدیدتر IEEE 802.3bt با معرفی تکنولوژی 4PPoE (Power over 4 Pairs) هر چهار زوج شبکه را زیر بار مستقیم قرار می‌دهد.

بررسی افت ولتاژ کابل و محدوده کاری PD

ولتاژ ارسالی از طرف تجهیز تامین‌کننده (PSE مانند سوئیچ شبکه) بین ۴۴ تا ۵۷ ولت DC است، اما بر اثر مقاومت اهمی کابل‌های شبکه با طول حداکثر ۱۰۰ متر (مقاومت حلقه حدود ۱۲٫۵ تا ۲۰ اهم برای رده Cat5e)، ولتاژ دریافتی در پایه‌های کانکتور دستگاه مصرف‌کننده (PD) دچار افت شدیدی می‌شود. به عنوان مثال، در استاندارد Type 4، ولتاژ در سر PD ممکن است تا ۴۱٫۱ ولت افت کند؛ این بدان معناست که برای دریافت ۷۱٫۳ وات توان مفید، جریان حلقه ورودی مدار به مرز ۱٫۷۳ تا ۱٫۹۲ آمپر می‌رسد. اگر طراح در محاسبه مقاومت و گرمای تریس‌های PCB این جریان پیوسته را نادیده بگیرد، افت ولتاژ مضاعف روی برد مانع از راه‌اندازی رگولاتور DC-DC شده و مدار وارد چرخه ریست پی‌درپی (Brown-out Loop) می‌شود.

تفاوت‌های بنیادی معماری Mode A و Mode B

در سیستم‌های دو زوجی، دو روش برای تحویل توان تعریف شده است:

1. روش Mode A (Alternative A / Endspan): توان روی زوج‌های داده اصلی (پین‌های ۱-۲ و ۳-۶) از طریق تپ وسط (Center-Tap) سیم‌پیچ‌های ترانسفورمر مغناطیسی تزریق و دریافت می‌شود. جریان مستقیم به طور مساوی میان دو سیم هر جفت تفاضلی تقسیم شده و در جهت مخالف یکدیگر در هسته مغناطیسی جاری می‌شوند تا شار مغناطیسی یکدیگر را خنثی کنند و هسته به اشباع نرود.
2. روش Mode B (Alternative B / Midspan): توان روی زوج‌های بلااستفاده در شبکه‌های 10/100Base-T (پین‌های ۴-۵ و ۷-۸) ارسال می‌شود. در شبکه‌های گیگابیتی که هر ۴ زوج حاوی داده هستند، Mode B نیز از طریق سنترتپ ترانسفورمرهای مگنتیک عمل می‌کند.
3. روش 4-Pair (در استاندارد 802.3bt): توان به طور هم‌زمان از هر دو مسیر Mode A و Mode B جریان می‌یابد. بنابراین طراح برد باید هر دو ورودی را تقویت کرده و مدار یکسوساز دوبل برای هر ۴ زوج تعبیه کند.

آناتومی سخت‌افزار مدار کلاینت (PoE PD): از RJ45 تا ریل‌های تغذیه

مدار سخت‌افزاری دریافت توان از کابل شبکه از پنج بلوک پیاپی تشکیل شده است که باید با رعایت توالی فیزیکی و کمترین طول حلقه جریان (Current Loop) روی برد مدار چاپی چیدمان شوند. رعایت این زنجیره برای دستیابی به راندمان بالا و پاس کردن استانداردهای سازگاری الکترومغناطیسی (EMC) حیاتی است.

[کانکتور RJ45] 
       │
       ▼
[تپ وسط مگنتیک + خازن‌های بلاک DC] 
       │
       ▼
[پل یکسوساز ورودی: شاتکی یا پل اکتیو LTC4321]
       │
       ▼
[کنترلر PD: مقاومت 25k تشخیص + طبقه‌بندی توان + ماسفت عبور Hot-Swap]
       │
       ▼
[شکاف عایقی گالوانیک ۱۵۰۰ ولت (Isolation Moat)]
       │
       ▼
[مبدل سوئیچینگ ایزوله Flyback / Forward + رگولاسیون اپتوکوپلری]
       │
       ▼
[تغذیه رگوله ثانویه: 12V / 5V / 3.3V برای MCU و سنسورها]

۱. بلوک فیلتر مغناطیسی (Ethernet Magnetics)

ترانسفورمر شبکه دو وظیفه هم‌زمان را بر عهده دارد: عبور سیگنال داده پرسرعت اترنت با امپدانس تفاضلی ۱۰۰ اهم و استخراج ولتاژ مشترک (Common Mode DC) از تپ وسط سیم‌پیچ‌ها. در بردهای PoE حتماً باید از کانکتورهای RJ45 مجهز به مگنتیک ویژه PoE استفاده شود؛ زیرا هسته فریت ترانسفورمرهای استاندارد غیر-PoE تحمل بایاس جریان DC بالا را ندارند و فوراً به اشباع مغناطیسی می‌روند که نتیجه آن پکت‌لاس شدید و قطع ارتباط داده است.

۲. بلوک یکسوسازی ورودی: پل دیود در برابر کنترلر پل اکتیو

استاندارد IEEE 802.3 الزام می‌کند که دستگاه PD به هیچ عنوان به پلاریته ولتاژ ورودی وابسته نباشد (به دلیل امکان اتصال کابل‌های معکوس Crossover یا نوع پورت سوئیچ). به همین دلیل، تعبیه دو مدار یکسوساز پل کامل در ورودی الزامی است:

• پل دیودهای شاتکی (Schottky Bridge): در توان‌های زیر ۱۵ وات (Type 1) به دلیل هزینه پایین رایج هستند. اما در جریان‌های بالای Type 3 و Type 4، افت ولتاژ دو دیود سری (حدود ۱٫۲ تا ۱٫۴ ولت) باعث تلفات حرارتی شدید می‌شود. در جریان ۱٫۸ آمپر، توان تلفاتی فقط روی پل دیودها به حدود ۲٫۵ تا ۳ وات می‌رسد که در قاب‌های بسته پلاستیکی باعث ذوب موضعی لحیم یا سوختن قطعات مجاور می‌شود.
• پل‌های اکتیو ماسفتی (Ideal Diode Bridge): در استانداردهای 802.3at و 802.3bt استفاده از پل‌های اکتیو مانند LTC4321 یا FDMQ8205A با ماسفت‌های داخلی بسیار کم‌مقاومت توصیه اکید می‌شود. این کنترلرها مقاومت هدایت را به زیر ۱۰۰ میلی‌اهم کاهش داده و تلفات حرارتی را تا بیش از ۹۰ درصد سرکوب می‌کنند.

۳. کنترلر پروتکل PD (Detection, Classification & Hot-Swap)

آی‌سی کنترلر PD (مانند سری‌های TPS2372 ،TPS23754 یا Si3404) فرایند دست‌تکانی سه مرحله‌ای را مدیریت می‌کند:

1. تشخیص (Detection): قرار دادن یک مقاومت امضای دقیق ۲۴٫۹ کیلواهم ($\pm 1%$) در پایه‌های ورودی در محدوده ولتاژ ۲٫۷ تا ۱۰٫۱ ولت برای اعلام حضور به PSE.
2. طبقه‌بندی توان (Classification): جریان مشخصی را در ولتاژ ۱۴٫۵ تا ۲۰٫۵ ولت می‌کشد تا کلاس مصرفی دستگاه را به سوئیچ اطلاع دهد.
3. سوئیچینگ گذر نرم (Hot-Swap Pass FET): پس از رسیدن ولتاژ ورودی به آستانه راه‌اندازی (معمولاً حدود ۳۸ تا ۴۲ ولت)، ماسفت داخلی روشن شده و جریان شارژ خازن‌های فیلتر ورودی را به نرمی محدود می‌کند تا جریان هجومی (Inrush Current) باعث افت ناگهانی ولتاژ پورت سوئیچ نشود.

۴. مبدل DC-DC ایزوله

مبدل ولتاژ ۴۸ ولت ورودی را به ولتاژهای کاری سیستم (۱۲ ولت برای دوربین، ۵ ولت یا ۳٫۳ ولت برای پردازنده) تبدیل می‌کند. به دلیل الزامات ایمنی استاندارد، توپولوژی فلای‌بک ایزوله (Isolated Flyback) با ترانسفورمر سوئیچینگ فرکانس بالا (معمولاً ۲۰۰ تا ۳۰۰ کیلوهرتز) پرکاربردترین ساختار در مدارات PoE است. فیدبک ولتاژ ثانویه به اولیه از طریق اپتوکوپلر پرسرعت یا ایزولاتور دیجیتال با تحمل عایقی چند کیلوولت عبور داده می‌شود.

الزامات ایزولاسیون گالوانیک ۱۵۰۰ ولت: محاسبات فواصل Creepage و Clearance طبق IPC-2221B

طبق بندهای 33.4.1 و 145.4.1 استاندارد IEEE 802.3، تمامی تجهیزات PD که پورت‌های ورودی/خروجی دیگر یا قطعات فلزی در دسترس کاربر دارند، باید آزمون استقامت الکتریکی (Dielectric Withstand Test) را با اعمال ولتاژ ۱۵۰۰ ولت RMS متناوب (فرکانس 50/60Hz) به مدت ۶۰ ثانیه یا ۲۲۵۰ ولت مستقیم (DC) میان مدار شبکه و گراند محلی با موفقیت پشت سر بگذارند.

تمایز مهندسی فواصل Clearance و Creepage

• فاصله هوایی (Clearance): کوتاه‌ترین فاصله مستقیم در هوا میان دو هادی حامل پتانسیل مختلف است. این فاصله برای جلوگیری از یونیزاسیون هوا و تشکیل جرقه الکتریکی (Arc-over) محاسبه می‌شود.
• فاصله خزشی (Creepage): کوتاه‌ترین مسیر در امتداد سطح عایق دی‌الکتریک برد (FR-4) میان دو هادی است. گرد و غبار، رطوبت محیطی و پدیده تخلیه جزئی می‌توانند در طول زمان مسیرهای کربنی نیمه‌هادی (Tracking) روی سطح برد ایجاد کنند و به اتصال کوتاه منجر شوند.

       ┌────────────── Clearance (از طریق هوا) ──────────────┐
       │                                                      │
   ┌───▼───┐                                              ┌───▼───┐
   │ هادی ۱ │                                              │ هادی ۲ │
═══╧═══════╧══════════════════════════════════════════════╧═══════╧═══
   ◄──────────────────── Creepage (سطح فیبر برد) ────────────────────►
                                 فیبر FR-4

الزامات فاصله طبق استانداردهای IPC-2221B و IEC 62368-1

با توجه به این‌که ولتاژ تست عایقی در زمان آزمون به ۲۲۵۰ ولت DC می‌رسد، طبق جدول 6-1 استاندارد IPC-2221B و مقررات ایمنی IEC 62368-1 در شرایط درجه آلودگی ۲ (Pollution Degree 2) و گروه مواد عایقی IIIa (ماده استاندارد FR-4 با شاخص مقاومت ردیابی CTI بین ۱۷۵ تا ۲۵۰ ولت):

• حداقل فاصله عایقی روی سطح برد بدون ماسک لحیم باید بین ۳٫۰ تا ۴٫۰ میلی‌متر باشد.
• با اعمال ماسک لحیم استاندارد پلیمری باکیفیت و بدون حباب، حداقل فاصله می‌تواند تا ۸۰ میل (معادل ۲٫۰۳ میلی‌متر) کاهش یابد.

تکنیک ایجاد شیار عایقی (Milled Isolation Slot)

در طراحی بردهای فشرده که حفظ فاصله ۲٫۵ تا ۳٫۰ میلی‌متری امکان‌پذیر نیست، بهترین راه‌حل مکانیکی DFM تعبیه یک شیار خالی (Milling Slot) با عرض حداقل ۱٫۰ میلی‌متر (معمولاً ۱٫۵ میلی‌متر متناسب با قطر مته روتر فرز) در مرز میان دو زمین است. بریدن این شیار روی برد مسیر خزش سطحی را قطع کرده و مسافت خزش را به اندازه محیط دور شیار افزایش می‌دهد؛ در نتیجه، استاندارد ایمنی فاصله هوایی (Clearance) را به جای فاصله خزشی اعمال می‌کند که مقدار مورد نیاز را تا ۵۰ درصد کاهش می‌دهد.

ایزولاسیون محور عمودی در لایه‌های داخلی (Z-Axis Isolation)

یکی از خطاهای مرگبار در بردهای چندلایه، نزدیکی بیش از حد صفحات مس در لایه‌های داخلی مجاور است. برای تحمل ولتاژ آزمون ۱۵۰۰ ولت متناوب، حداقل ضخامت دی‌الکتریک پیش‌آغشته (Prepreg) بین لایه‌های حامل ولتاژ PoE و لایه‌های مدار ثانویه باید حداقل ۱۵ میل (معادل ۰٫۳۸ میلی‌متر) باشد. استفاده از یک ورق نازک پری‌پریگ ۱۰۸۰ یا ۲۱۱۶ با ضخامت ۲ تا ۳ میل میان لایه‌های با اختلاف ولتاژ بالا، حین تست های‌پات دچار شکست دی‌الکتریک نقطه‌ای (Puncture Breakdown) شده و کل برد را به ضایعات غیرقابل تعمیر تبدیل می‌کند.

مسیریابی خطوط تفاضلی اترنت در مجاورت ولتاژ ۴۸ ولت

مسیریابی سیگنال‌های تفاضلی اترنت (MDI) مشابه اصول مطرح‌شده در راهنمای جامع طراحی PCB اترنت، نیازمند تعادل حساس میان یکپارچگی سیگنال (Signal Integrity) و مهار تداخلات ولتاژ بالای سوئیچینگ است.

کنترل امپدانس تفاضلی ۱۰۰ اهم و تطبیق طول

سیگنال‌های اترنت باید به صورت جفت‌های تفاضلی با امپدانس مشخصه تفاضلی ۱۰۰ اهم ($\pm 10%$) و امپدانس تک‌سیمه ۵۰ اهم طراحی شوند. انحراف طول دو خط داخل یک زوج (Intra-pair Skew) نباید از ۵ میل (۰٫۱۲۷ میلی‌متر) تجاوز کند تا تبدیل مد تفاضلی به مد مشترک (Differential-to-Common Mode Conversion) رخ ندهد. مد مشترک تولیدشده بزرگ‌ترین عامل تشدید نویز در کابل‌های اترنت است.

اصلاح ترمینیشن باب اسمیت در بردهای PoE (نکته طلایی طراحی)

در مدارهای استاندارد اترنت، پایه‌های تپ وسط ترانسفورمر از طریق مقاومت‌های ۷۵ اهم به یکدیگر متصل شده و نهایتاً با یک خازن ولتاژ بالای ۱۰۰۰ پیکوفاراد (2kV یا 3kV) به زمین شاسی (Earth Ground) متصل می‌شوند. این ساختار مدار ترمینیشن باب اسمیت (Bob Smith Termination) نام دارد و وظیفه آن جذب نویز مد مشترک جفت‌کابل‌ها و تطبیق امپدانس مشخصه حالت مشترک کابل (حدود ۱۴۵ اهم) است.

هشدار مهندسی بسیار مهم در بردهای PoE: در بردهای PoE هرگز نباید مقاومت‌های ۷۵ اهم مستقیماً به سنترتپ متصل شوند! دلیل این امر آن است که سنترتپ‌ها حامل ولتاژ ۴۸ ولت DC هستند. اتصال مستقیم مقاومت‌ها به یک گره مشترک باعث هدایت جریان DC میان زوج‌های مختلف یا زمین شده و مقاومت‌های ۷۵ اهم در عرض چند ثانیه آتش می‌گیرند و می‌سوزند.

• راه‌حل الزامی: در تمامی سیستم‌های PoE باید قبل از مقاومت‌های ۷۵ اهم یا در مسیر اتصال هر زوج به ترمینیشن، یک خازن ایزولاسیون DC (معمولاً ۱۰ تا ۱۰۰ نانوفاراد با ولتاژ کارکرد حداقل ۱۰۰ ولت) به صورت سری قرار گیرد تا مسیر جریان مستقیم کاملاً مسدود شده و تنها نویزهای فرکانس بالا به سمت شبکه تلفاتی هدایت شوند.

المان مدار ترمینیشن	مقدار نامی قطعه	حداقل ولتاژ نامی	نقش عملکردی در PoE
خازن‌های بلاک DC	۱۰ تا ۱۰۰ نانوفاراد (X7R)	۱۰۰ ولت	ممانعت از تخلیه ولتاژ ۵۷ ولت DC در مقاومت‌های ترمینیشن
مقاومت‌های تطبیق باب اسمیت	۷۵ اهم ($\pm 1%$)	استاندارد SMD (0603 یا 0805)	مستهلک‌سازی امواج بازگشتی مد مشترک زوج‌های کابل
خازن شیلد شاسی	۱۰۰۰ پیکوفاراد (1nF) سرامیکی	۲۰۰۰ تا ۳۰۰۰ ولت (2kV-3kV)	تخلیه جریان‌های فرکانس بالای ESD و نویز EMI به شاسی فلزی
فاصله هوایی با شاسی	حداقل ۸۰ میل (۲٫۰ میلی‌متر)	استقامت ۱۵۰۰ ولت RMS	جلوگیری از آرک زدن پین‌های کانکتور به بدنه فلزی شاسی

مدیریت حرارتی، ضخامت مس و محاسبات پهنای تریس طبق استاندارد IPC-2152

حرارت، بزرگ‌ترین دشمن قابلیت اطمینان بردهای PoE با توان بالاست. در استاندارد IEEE 802.3bt تایپ ۴، جریان عبوری از هر پین کانکتور به ۹۶۰ میلی‌آمپر و جریان بازگشتی در ریل تغذیه اولیه به مرز ۲ آمپر پیوسته می‌رسد.

محاسبه پهنای تریس بر اساس IPC-2152

طبق استاندارد IPC-2152 برای محاسبه پهنای ترک و جریان، برای عبور جریان ۲ آمپر در یک تریس لایه خارجی با ضخامت مس ۱ اونس (35 میکرون) و با فرض افزایش دمای مجاز ۱۰ درجه سانتی‌گراد، به پهنای تریس حداقل ۲۵ میل (۰٫۶۳۵ میلی‌متر) نیاز است. اگر تریس در لایه‌های داخلی قرار گیرد (که دفع حرارت بسیار ضعیف‌تری دارند)، این پهنا باید به حداقل ۵۵ تا ۶۰ میل (۱٫۵ میلی‌متر) افزایش یابد.

$$I = k \cdot \Delta T^{0.44} \cdot A^{0.725}$$

در این فرمول تجربی، $I$ حداکثر جریان مجاز، $\Delta T$ افزایش دمای تریس نسبت به محیط، $A$ مساحت سطح مقطع مس بر حسب میل مربع، و $k$ ضریب تصحیح لایه‌های خارجی یا داخلی است.

مزیت حیاتی انتخاب مس ۲ اونس (70 میکرون) در بردیفای

در بسیاری از بردهای فشرده دوربین یا تجهیزات IoT، فضای کافی برای تریس‌های پهن ۲ میلی‌متری وجود ندارد. راه‌حل مهندسی، سفارش ساخت برد با مس ۲ اونس (70 میکرون) در بردیفای است. دو برابر شدن ضخامت مس، سطح مقطع هادی را دو برابر کرده و پهنای مورد نیاز تریس را برای همان جریان و افزایش دما به نصف کاهش می‌دهد؛ علاوه بر آن، مقاومت اهمی مسیر را ۵۰٪ کاهش داده و از تلفات حرارتی توان در داخل سیستم جلوگیری می‌کند.

طراحی آرایه‌های ویاهای حرارتی (Thermal Vias) برای کنترلر PD

آی‌سی‌های کنترلر PoE عموماً در پکیج‌های فشرده QFN-24 یا QFN-32 با پد حرارتی زیرین (Exposed Thermal Pad) عرضه می‌شوند. برای تخلیه حرارت تلفاتی ماسفت Hot-Swap داخلی:

1. تعبیه آرایه‌ای متشکل از حداقل ۶ تا ۹ عدد ویای حرارتی با قطر سوراخ‌کاری 0.3mm و قطر پد 0.6mm درون پد حرارتی الزامی است.
2. ویاها باید با تکنیک Tenting یا Plugging پوشانده شوند تا حین لحیم‌کاری مونتاژ، خمیر قلع از طریق ویاها به پشت برد مکیده نشود و پد دچار عیب خالی‌ماندن (Voiding) نشود.
3. این ویاها باید مستقیماً به پلی‌گان مسی پیوسته زمین اولیه (VSS / RTN) در لایه‌های دیگر متصل شوند.

ساختار لایه‌چینی (Stackup) و تفکیک صفحات زمین در بردهای ۴ و ۶ لایه

تفکیک زمین‌ها و چیدمان استک‌آپ در بردهای PoE تعیین‌کننده عبور موفق یا شکست مفتضحانه در آزمون‌های نویز و ایمنی است. در یک برد استاندارد PoE حداقل سه حوزه زمین کاملاً مستقل وجود دارد:

1. زمین شاسی / زمین ایمنی (EGND / Chassis Ground): متصل به بدنه فلزی کانکتور RJ45 و پیچ‌های فلزی کیس محصول.
2. زمین اولیه PoE (VSS / RTN): زمین بعد از یکسوسازهای ورودی و متصل به کنترلر PD و سمت اولیه مبدل فلای‌بک.
3. زمین مدار ثانویه (GND / DGND): زمین ایزوله بعد از ترانسفورمر فلای‌بک که منبع تغذیه میکروکنترلر، حافظه‌ها و سنسورها است.

استک‌آپ بهینه ۴ لایه برای بردهای PoE صنعتی

برای یک برد ۴ لایه با ضخامت ۱٫۶ میلی‌متر، ساختار زیر بالاترین ایمنی الکترومغناطیسی را فراهم می‌آورد:

┌────────────────────────────────────────────────────────┐
│ لایه ۱ (Top Layer): قطعات، خطوط داده اترنت 100 اهم، ورودی PoE │
├────────────────────────────────────────────────────────┤
│ دی‌الکتریک پری‌پریگ (ضخامت 0.2mm)                          │
├────────────────────────────────────────────────────────┤
│ لایه ۲ (Inner 1): صفحات زمین تفکیک‌شده (DGND و RTN)     │
├────────────────────────────────────────────────────────┤
│ هسته عایق Core (ضخامت حداقل 1.0mm برای ایزولاسیون مکانیکی)│
├────────────────────────────────────────────────────────┤
│ لایه ۳ (Inner 2): ریل‌های توان ثانویه (12V, 5V, 3.3V)   │
├────────────────────────────────────────────────────────┤
│ دی‌الکتریک پری‌پریگ (ضخامت 0.2mm)                          │
├────────────────────────────────────────────────────────┤
│ لایه ۴ (Bottom Layer): پلی‌گان مس حرارتی و خطوط سیگنال  │
└────────────────────────────────────────────────────────┘

قانون طلایی مرز ایزولاسیون (The Moat Rule)

مرز میان مدار اولیه PoE و مدار ثانویه سیستم باید مثل یک خندق عایقی (Moat) به عرض حداقل ۸۰ میل (۲٫۰ میلی‌متر) در تمامی لایه‌های برد امتداد داشته باشد.

• هیچ پلی‌گان مسی، صفحه تغذیه یا صفحه زمینی نباید وارد این شکاف شود.
• هیچ تریس سیگنالی نباید از روی این شکاف عبور کند، مگر این‌که از روی بدنه قطعات ایزولاتور تاییدشده مانند ترانسفورمر پالس یا اپتوکوپلر رد شود.
• تنها قطعه مجازی که می‌تواند مستقیماً دو صفحه زمین اولیه و ثانویه را روی شکاف پل بزند، یک خازن ایمنی Y-Capacitor (کلاس Y1 یا Y2 با ولتاژ نامی حداقل 250VAC و تحمل سرج بالا تا 5kV) با ظرفیت ۱ تا ۲٫۲ نانوفاراد است. این خازن با فراهم آوردن مسیر برگشت برای جریان‌های فرکانس بالای سوئیچینگ فلای‌بک، تشعشع نویز EMI را بدون نقض ایمنی گالوانیک فرونشینی می‌کند.

خطرات مرگبار و هزینه‌های پنهان طراحی غیراستاندارد PoE (روان‌شناسی Loss Aversion)

اشتباه در طراحی بردهای PoE جزو گران‌قیمت‌ترین خطاهای مهندسی سخت‌افزار است. بر خلاف یک خطای ساده در میکروکنترلر که با تغییر نرم‌افزار قابل جبران است، عیوب لایه‌چینی PoE به خرابی فیزیکی، دود کردن برد و آتش‌سوزی سخت‌افزاری می‌انجامد.

۱. سوختن قطعی سوئیچ‌های گران‌قیمت شبکه (PSE Damage)

اگر در طراحی تپ‌های وسط مگنتیک یا مدارهای ترمینیشن باب اسمیت، ایزولاسیون ولتاژ DC رعایت نشود یا در اثر پهنای کم کلیرنس اتصال کوتاهی رخ دهد، ولتاژ بالای مدار یا ولتاژ بازگشتی به پورت‌های داده سوئیچ تزریق می‌شود. سوختن پورت‌های یک سوئیچ ۴۸ پورت مدیریتی سیسکو یا مایکروتیک در یک پروژه زیرساختی، خسارتی ده‌ها برابر کل هزینه ساخت برد برای طراح به همراه خواهد داشت.

۲. شکست دی‌الکتریک در تست Hi-Pot و مرجوع شدن کل بچ تولیدی

بسیاری از بردهای طراحی‌شده در محیط آزمایشگاهی به درستی کار می‌کنند، اما به محض ارسال به آزمایشگاه مرجع برای اخذ تاییدیه استاندارد، در آزمون اعمال ولتاژ ۲۲۵۰ ولت DC دچار آرک زدن داخلی و سوختن فیبر می‌شوند. علت این فاجعه در ۹۰ درصد موارد، عدم رعایت فواصل ۸۰ میل یا انتخاب پری‌پریگ‌های بسیار نازک میان لایه‌هاست. این شکست به معنای باطل شدن کل فرایند تولید، دور ریختن صدها برد مونتاژشده و از دست رفتن زمان حیاتی ورود به بازار در سال ۱۴۰۵ است.

۳. تفاوت واسطه‌های سنتی بازار با راه‌حل مهندسی بردیفای

در روش‌های سنتی ثبت سفارش از طریق واسطه‌ها و فروشگاه‌های غیرتخصصی، فایل گربر بدون هیچ‌گونه تحلیل مهندسی مستقیماً به خطوط متفرقه ارسال می‌شود. واسطه اهمیتی نمی‌دهد که آیا شکاف عایقی رعایت شده، آیا ضخامت مس پاسخگوی توان ۹۰ واتی هست یا خیر، و در نهایت با اضافه کردن هزینه‌های پنهان بابت فیلم و تست الکتریکال در فاکتور نهایی، بردی تحویل می‌دهد که در اولین تست توان می‌سوزد.

در مقابل، بردیفای (bordify.ir) رویکردی کاملاً مهندسی و شفاف ارائه می‌دهد:

• بررسی فنی پیش از تولید (DFM Pre-Flight): مهندسان بردیفای فایل گربر شما را قبل از ورود به خط تولید بازرسی کرده و خطاهای بحرانی مانند عدم رعایت فواصل عایقی PoE، باریک بودن تریس‌های توان و ایرادات ویاهای حرارتی را گزارش می‌دهند تا ریسک تولید به صفر برسد.
• استعلام آنلاین و تفکیک‌شده قیمت: تفکیک دقیق هزینه ساخت برد، هزینه مس ۲ اونس، گزینه‌های فینیش سطح مانند طلای ENIG و تست‌های الکتریکال بدون یک ریال هزینه پیش‌بینی‌نشده.
• کنترل کیفیت ۱۰۰٪ با تست پراب پروازی (Flying Probe): تضمین عدم وجود نشتی یا اتصال کوتاه در لایه‌های میانی قبل از تحویل به مشتری.

چک‌لیست بازرسی DFM بردیفای پیش از ارسال فایل Gerber برای ساخت

پیش از ثبت سفارش برد مدار چاپی PoE در بردیفای، رعایت موارد زیر را در نرم‌افزار طراحی (Altium Designer ،KiCad یا Cadence) بررسی و تایید کنید:

• بررسی عرض شکاف عایقی (Keepout Moat): تایید عدم وجود مس، پلی‌گان، ویا یا تریس در محدوده حداقل ۸۰ میل (۲٫۰ میلی‌متر) در تمامی لایه‌های برد بین مدار اولیه و ثانویه.
• بررسی شیارهای فرزکاری (Milling Slots): در صورت وجود شیار مکانیکی روی برد، عرض شیار حداقل ۱٫۰ میلی‌متر تنظیم شده و در لایه مکانیکی (Edge.Cuts یا Mechanical Layer) به درستی تعریف شده باشد.
• خازن‌های بلاک DC در باب اسمیت: اطمینان از قرارگیری خازن‌های حداقل ۱۰۰ ولتی در مسیر اتصال مقاومت‌های ۷۵ اهم به سنترتپ‌های ترانسفورمر.
• ضخامت مس متناسب با استاندارد: انتخاب مس ۲ اونس (70 میکرون) برای سیستم‌های بالاتر از ۳۰ وات (PoE+ و PoE++) جهت جلوگیری از افزایش دمای بیش از ۱۰ درجه.
• آرایه ویاهای حرارتی پد کنترلر: پوشش ماسک لحیم ویاها (Tenting/Plugging) طبق IPC-4761 برای جلوگیری از فرار قلع حین مونتاژ SMT.
• انتخاب متریال مناسب فیبر: استفاده از متریال FR-4 مرغوب با دمای انتقال شیشه‌ای بالا (حداقل High-Tg 150 یا Tg 170) به منظور تحمل چرخه‌های حرارتی طولانی‌مدت مبدل سوئیچینگ.
• پوشش نهایی سطح پدها: استفاده از فینیش طلای شیمیایی (ENIG) به جای قلع و سرب سنتی (HASL) برای پکیج‌های فشرده بدون پایه QFN کنترلرهای PoE جهت تضمین سطحی کاملاً صاف و لحیم‌پذیری بی‌نقص.

جمع‌بندی مهندسی: از طراحی استاندارد تا تولید مطمئن در بردیفای

طراحی یک برد PoE قابل اعتماد، مستلزم نگاهی همه‌جانبه به فیزیک الکترومغناطیس، تئوری خطوط انتقال، حرارت و استانداردهای سخت‌گیرانه ایمنی بین‌المللی است. با رعایت مرزهای عایقی ۱۵۰۰ ولت، اصلاح مدار باب اسمیت، تقویت تریس‌های جریان طبق IPC-2152 و استفاده از لایه‌چینی ۴ یا ۶ لایه مهندسی‌شده، سیستم شما حتی در سخت‌ترین شرایط صنعتی بدون نقص به کار خود ادامه خواهد داد.

بردیفای با شعار «خرید و سفارش PCB؛ از فایل Gerber تا بردی که می‌توانید رویش حساب کنید»، در سال ۱۴۰۵ در کنار شماست تا با تحلیل دقیق مهندسی و قیمت‌گذاری کاملاً شفاف، بردی تولید کنید که نه تنها تمامی تاییدیه‌های استاندارد را پاس کند، بلکه عملکرد پایدار دستگاه شما را در سال‌های متمادی تضمین نماید. هم‌اکنون با ورود به بخش ثبت سفارش آنلاین و استعلام قیمت PCB در بردیفای، فایل گربر طراحی خود را بارگذاری نمایید و اولین گام مطمئن در تولید صنعتی را بردارید.