بک‌دریلینگ در طراحی PCB پرسرعت چیست و چرا حذف استاب ویا (Via Stub) حیاتی است؟
بک‌دریلینگ در طراحی PCB پرسرعت یا سوراخ‌کاری کنترل‌شده عمق (Controlled Depth Drilling - CDD)، یک فرآیند ماشین‌کاری ثانویه دقیق با دستگاه‌های CNC پیشرفته است که (Controlled Depth Drilling - CDD)، یک فرآیند ماشین‌کاری ثانویه دقیق با دستگاه‌های CNC پیشرفته است که استوانه مسی متالیزه بلااستفاده و زائد انتهای ویاهای سرتاسری (Plated Through-Hole Vias) را تا نزدیکی لایه سیگنال فعال حذف می‌کند تا از تشکیل فیلتر شکافی، بازتابش مخرب امواج و بسته شدن دیاگرام چشم در خطوط دیجیتال فرکانس بالا جلوگیری به عمل آید. در طراحی بردهای مدار چاپی پیشرفته در سال ۱۴۰۵، ویاها صرفاً نقاط اتصال میان‌لایه‌ای نیستند، بلکه ناپیوستگی‌های هندسی حساسی به شمار می‌روند که رفتار الکترومغناطیسی آن‌ها در سرعت‌های فراتر از چند گیگاهرتز سرنوشت کارکرد صحیح کل سیستم را تعیین می‌کند.
هنگامی که یک برد چندلایه (نظیر ساختارهای بررسی‌شده در راهنمای طراحی استک‌آپ PCB هشت لایه یا راهنمای استک‌آپ برد شش لایه) طراحی می‌شود، طراح ناگزیر است سیگنال‌های پرسرعت را با استفاده از ویا از یک لایه به لایه دیگر هدایت کند. به عنوان مثال، در یک برد ۱۲ لایه با ضخامت ۲.۴ میلی‌متر، اگر ترکی از لایه ۱ (Top) توسط یک ویای معمولی سرتاسری به لایه ۳ منتقل شود، فرآیند دریل مکانیکی اولیه کل ضخامت برد از لایه ۱ تا ۱۲ را سوراخ کرده و در وان‌های گالوانیک کل جداره داخلی با ضخامت حداقل ۲۰ تا ۲۵ میکرون مس‌اندود می‌شود. در این سناریو، بخش استوانه‌ای مس از لایه ۳ تا لایه ۱۲ (که هیچ سیگنالی از آن عبور نمی‌کند و به هیچ ترکی متصل نیست) در ساختار برد باقی می‌ماند. این بخش آویزان و بلااستفاده از لوله مس، استاب ویا (Via Stub) نام دارد.
در فرکانس‌های زیر ۱ گیگاهرتز، استاب ویا رفتاری شبیه به یک خازن پارازیتی بسیار کوچک (در محدوده ۰.۵ تا ۱.۲ پیکوفاراد) از خود نشان می‌دهد که معمولاً در حاشیه نویز سیستم مستهلک شده و اختلال محسوسی پدید نمی‌آورد. اما در سال ۱۴۰۵ با فراگیر شدن استانداردهای داده‌ای فوق پرسرعت مانند PCIe 4.0/5.0/6.0، DDR5، رابط‌های 100G/400G Ethernet و سیگنال‌های PAM4، این استاب مانند یک خط انتقال مدار باز موازی (Open-Ended Stub Transmission Line) عمل می‌کند. وقتی جبهه موج پرسرعت به تقاطع ویا می‌رسد، بخشی از انرژی موج وارد ترک لایه ۳ شده و بخش دیگری وارد استاب می‌شود. موج واردشده به استاب پس از رسیدن به انتهای باز آن با ضریب بازتابش مثبت یک بازتابیده شده و با تاخیر فازی دوباره وارد مسیر اصلی انتقال سیگنال می‌شود. نتیجه این پدیده، تداخل فاز مخرب، تشدید رزونانس شکافی و تخریب شدید شکل موج است.
[ مقایسه ساختار متالوگرافی ویا معمولی دارای استاب با ویای بک‌دریل شده ]
۱. ویای سرتاسری معمولی (دارای استاب مخرب):
لایه ۱ (Top) ───[مسیر ورود سیگنال]───┐
│ ◄─── بشکه مس متالیزه (PTH)
لایه ۳ (Inner) ───[مسیر خروج سیگنال]───┘
─────────────────────────────────────────
لایه ۴ │ │
لایه ۵ │ استاب ویا │ ◄─── بخش بلااستفاده مس
... │ (Via Stub) │ ایجادکننده رزونانس
لایه ۱۲ (Bottom)│ │ و افت شدید سیگنال
└───────────────────────┘
۲. ویای بک‌دریل شده با عمق کنترل‌شده (CDD):
لایه ۱ (Top) ───[مسیر ورود سیگنال]───┐
│ ◄─── بشکه مس فعال
لایه ۳ (Inner) ───[مسیر خروج سیگنال]───┘
───────────────────────────────────────── ◄─── بافر دی‌الکتریک (>= 0.1mm)
لایه ۴ ░░░░░░░░░░░░░░░
... ░ حفره مته ░
... ░ بک‌دریل شده ░ ◄─── مس لوله به طور کامل
... ░ (Backdrilled)░ با مته سایز بزرگتر
لایه ۱۲ (Bottom) ░░░░░░░░░░░░░░░ براده‌برداری شده است
فرآیند بک‌دریلینگ با استفاده از یک مته با قطر اندکی بزرگتر از سوراخ اولیه (بین ۰.۲۰ تا ۰.۲۵ میلی‌متر بزرگتر)، از سمت مخالف برد (در این مثال از لایه ۱۲) تا عمقی کنترل‌شده نفوذ کرده و مس زائد جداره را از لایه ۱۲ تا زیر لایه ۳ براده‌برداری و متلاشی می‌کند. در نتیجه این عملیات، طول استاب رسانا به حداقل ممکن کاهش یافته و رزونانس فرکانسی آن به ماورای پهنای باند کاری سیستم منتقل می‌گردد.
فیزیک تمامیت سیگنال (Signal Integrity): رزونانس استاب و فرمول ریاضی ربع‌موج
پدیده افت سیگنال ناشی از استاب ویا در فرکانس رزونانس ربع‌موج ($f_{stub}$) به بحرانی‌ترین نقطه خود می‌رسد؛ جایی که طول فیزیکی استاب معادل یک‌چهارم طول‌موج الکترومغناطیسی ($\lambda/4$) سیگنال در دی‌الکتریک برد شده و امپدانس ورودی دیده شده از تقاطع ویا به سمت صفر میل می‌کند که حاصل آن ایجاد یک فیلتر شکافی عمیق (Notch Filter) با افت توان فراتر از ۲۰- تا ۳۰- دسی‌بل در پارامتر انتقال $S_{21}$ است.
امپدانس ورودی یک خط انتقال انتهای باز با طول فیزیکی $L_{stub}$، امپدانس مشخصه $Z_0$ و ضریب انتشار $eta$ از رابطه بنیادی مایکروویو زیر محاسبه می‌شود:
$$Z_{in} = -j Z_0 \cot(eta L_{stub})$$
هنگامی که طول الکتریکی استاب به مضرب فردی از ربع‌موج می‌رسد:
$$eta L_{stub} = rac{2\pi}{\lambda} L_{stub} = rac{\pi}{2} \implies L_{stub} = rac{\lambda}{4}$$
در این نقطه، مقدار کتانژانت زاویه ($\cot(\pi/2)$) صفر می‌شود و در نتیجه امپدانس ورودی استاب $Z_{in} o 0$ می‌گردد. از دیدگاه سیگنال انتقالی، این به منزله یک اتصال کوتاه موضعی به زمین در آن فرکانس خاص است که بخش عمده توان سیگنال را به مبدا منعکس کرده و مانع عبور آن به مقصد می‌شود. فرکانس تشدید ربع‌موج بر اساس طول استاب و ویژگی‌های دی‌الکتریک از رابطه زیر تعیین می‌گردد:
$$f_{stub} = rac{v_p}{4 \cdot L_{stub}} = rac{c}{4 \cdot L_{stub} \cdot \sqrt{ arepsilon_{r, ext{eff}}}}$$
پارامترهای این فرمول عبارتند از:
- $c$: سرعت نور در خلاء معادل $3 imes 10^8 ext{ m/s}$ ($300 ext{ mm/ns}$).
- $ arepsilon_{r, ext{eff}}$: ضریب دی‌الکتریک نسبی موثر بستر (برای متریال استاندارد FR-4 معمولاً در محدوده ۳.۸ تا ۴.۲ و برای لمینت‌های با تلفات کم نظیر Megtron 6 یا Rogers در محدوده ۳.۴ تا ۳.۶).
- $v_p$: سرعت انتشار موج الکترومغناطیسی درون ساختار برد که برای FR-4 تقریباً برابر با $150 ext{ mm/ns}$ یا $6 ext{ in/ns}$ است.
- $L_{stub}$: طول استاب مس باقیمانده بر حسب میلی‌متر.
مثال محاسباتی در یک برد ۱۰ لایه صنعتی
فرض کنید در یک برد مدار چاپی ۱۰ لایه با ضخامت کل ۲.۰ میلی‌متر و دی‌الکتریک $ arepsilon_r = 4.0$، یک خط تفاضلی PCIe 4.0 با سرعت ۱۶ گیگاترنسفر بر ثانیه از لایه ۱ به لایه ۳ منتقل شود. در صورت عدم اجرای بک‌دریلینگ، طول استاب باقیمانده از زیر لایه ۳ تا لایه ۱۰ تقریباً $L_{stub} = 1.6 ext{ mm}$ (حدود ۶۳ میل) خواهد بود:
$$f_{stub} = rac{150 ext{ mm/ns}}{4 imes 1.6 ext{ mm}} = rac{150}{6.4} pprox 23.4 ext{ GHz}$$
در نگاه نخست، ممکن است یک مهندس تازه‌کار گمان کند که چون نرخ Nyquist استاندارد PCIe 4.0 برابر با ۸ گیگاهرتز است، فرکانس رزونانس ۲۳.۴ گیگاهرتز اثر مخربی نخواهد داشت. اما در تئوری تمامیت سیگنال (SI)، تخریب سیگنال از فرکانس رزونانس آغاز نمی‌شود؛ بلکه اثرات بارگذاری خازنی، ناپیوستگی امپدانس و تلفات بازگشتی ($S_{11}$) از فرکانس‌هایی آغاز می‌گردد که طول استاب از $\lambda/10$ یا $\lambda/12$ فراتر می‌رود. علاوه بر این، در سیگنال‌های دیجیتال مربعی، هارمونیک‌های سوم و پنجم فرکانس نایکوئیست که مسئول لبه‌های تیز و زمان صعود (Rise Time) پالس هستند، مستقیماً در محدوده رزونانس استاب قرار گرفته و به طور کامل حذف می‌شوند. این پدیده باعث گرد شدن لبه‌ها، ایجاد جیتر شدید و بسته شدن کامل دیاگرام چشم (Eye Closure) در گیرنده خواهد شد.
قاعده سرانگشتی مهندسی برای حداکثر طول مجاز استاب بدون نیاز به بک‌دریلینگ بر اساس زمان صعود سیگنال ($t_r$) به صورت زیر تعریف می‌شود:
$$L_{stub, \max} pprox rac{t_r \cdot v_p}{10}$$
جدول زیر الزام اجرای بک‌دریلینگ را برای استانداردهای پرسرعت مختلف در سال ۱۴۰۵ خلاصه می‌کند:
| استاندارد مخابراتی / پروتکل | نرخ انتقال داده (Bit Rate) | فرکانس نایکوئیست ($f_{Nyquist}$) | حداکثر طول مجاز استاب ($L_{stub,\max}$) | رفتار با ویای معمولی بدون بک‌دریل | وضعیت الزام بک‌دریلینگ |
|---|---|---|---|---|---|
| DDR4-3200 | 3.2 Gbps | 1.6 GHz | ~ 2.2 mm (85 mil) | افت خفیف حاشیه نویز | اختیاری (پیشنهادی در بردهای ضخیم) |
| DDR5-6400 | 6.4 Gbps | 3.2 GHz | ~ 1.1 mm (45 mil) | بازتابش و پرش کلاک | کاملاً الزامی در لایه‌های بالا |
| PCIe Gen 3 | 8.0 GT/s | 4.0 GHz | ~ 0.9 mm (35 mil) | افزایش خطای بیتی (BER) | الزامی برای استاب‌های بالای ۱ میلی‌متر |
| PCIe Gen 4 | 16.0 GT/s | 8.0 GHz | ~ 0.45 mm (18 mil) | عدم برقراری Link Training | حیاتی و اجباری |
| PCIe Gen 5 / USB4 | 32.0 GT/s / 40 Gbps | 16.0 GHz | ~ 0.22 mm (9 mil) | بسته شدن کامل چشم سیگنال | حیاتی و اجباری |
| 56G / 112G PAM4 | 56/112 Gbps | 14 / 28 GHz | < 0.12 mm (5 mil) | فروپاشی کامل سیگنال | بک‌دریل با بالاترین دقت یا HDI |
الزامات استاندارد IPC-6012E و تلرانس‌های کنترل عمق سوراخ‌کاری (CDD)
استاندارد مرجع ساخت و صلاحیت بردهای مدار چاپی صلب، IPC-6012E، در بخش ۳.۶.۲.۱۴ قواعد سخت‌گیرانه‌ای را برای سوراخ‌کاری عمق کنترل‌شده (Controlled Depth Drilling) تعیین کرده است که بر اساس آن طول استاب باقیمانده پس از فرآیند بک‌دریلینگ نباید از حدود تعریف‌شده برای کلاس‌های ساخت فراتر رود.
طبق استاندارد IPC-6012E، معیارهای کلیدی در فرآیند بک‌دریلینگ شامل پارامترهای زیر است:
- طول استاب باقیمانده (Remaining Stub Length - $L_{rem}$): برای کاربردهای عمومی کلاس ۲، حداکثر استاب باقیمانده مجاز ۰.۲۵ میلی‌متر (۱۰ میل) است. با این حال در بردهای پرسرعت و بردهای کلاس ۳ هوافضا و پزشکی، طراحان بردیفای الزام استاب باقیمانده حداکثر ۰.۱۵ تا ۰.۲۰ میلی‌متر (۶ تا ۸ میل) را رعایت می‌کنند.
- بافر دی‌الکتریک ایمنی تا لایه هدف (Dielectric Buffer to Target Layer): نوک مته بک‌دریل نباید به لایه سیگنال فعال برسد یا مس آن را زخمی کند. حداقل فاصله مجاز میان انتهای مخروطی مته بک‌دریل تا پد مسی لایه هدف، ۰.۱۰ میلی‌متر (۴ میل) و در حالت ایده‌آل ۰.۱۵ میلی‌متر (۶ میل) تعیین می‌شود.
- پایداری مکانیکی دیواره مس باقیمانده: مس باقیمانده در محدوده اتصال به لایه هدف نباید دچار گسستگی، ترک‌خوردگی یا دلامیناسیون شود.
[ متالوگرافی مقطع عمودی مته بک‌دریل و پارامترهای تلرانسی طبق IPC-6012E ]
سطح بالایی برد (Top Layer)
┌───────┬─────────────────────┬───────┐
│ پد مس │ │ پد مس │
└───┬───┴─────────────────────┴───┬───┘
│ دیواره مس فعال │
│ (ضخامت >= 20µm) │
┌───┴───┬─────────────────────┬───┴───┐
│لایه ۳ │◄── پد لایه سیگنال ──┤لایه ۳ │
└───┬───┴─────────────────────┴───┬───┘
│ │ ◄─── استاب باقیمانده (Stub <= 0.20mm)
══════════╪═════════════════════════════╪══════════
│░░░░░░░░░░░░░░░░░░░░░░░░░░░░░│ ◄─── بافر دی‌الکتریک (>= 0.10mm)
│░░░░░░░░░░░░░░░░░░░░░░░░░░░░░│
│ ▲ ▲ │
│ │ نوک مخروطی مته │ │
└──┼───────────────────────┼──┘
│ عمق نفوذ مته بک‌دریل │
│ (Z-Axis Drill Depth) │
▼ ▼
┌─────────────────────────────────────┐
│ │
│ قطر مته بک‌دریل (DBD) │
│ (DBD = DPTH + 0.20mm ~ 0.25mm) │
│ │
└─────────────────────────────────────┘
سطح پایینی برد (Bottom Layer)
متغیرهای کنترلی ماشین‌آلات CNC در بک‌دریلینگ
عملیات بک‌دریلینگ با دو رویکرد فناورانه در کارخانجات پیشرفته انجام می‌شود:
- کنترل عمق مکانیکی (Mechanical Depth Control): در این شیوه، اسپیندل دستگاه مته‌کاری به انکودرهای فوق‌دقیق محور Z با گام حرکتی میکرونی مجهز است. با احتساب تغییرات ضخامت محلی لمینت (Thickness Variation) که معمولاً تا $\pm 5%$ در پهنه پنل رخ می‌دهد، خطای عمق سوراخ‌کاری مکانیکی معمولاً در بازه $\pm 0.05 ext{ mm}$ تا $\pm 0.075 ext{ mm}$ (۲ تا ۳ میل) قرار دارد.
- سوراخ‌کاری با سنسور تماسی الکتریکی (Electrical Contact Sensing Drilling): در خطوط مدرن همکار بردیفای در سال ۱۴۰۵، دستگاه CNC از فویل مسی رویه یا پلین‌های مرجع به عنوان پروب الکتریکی استفاده می‌کند. به محض برخورد لبه مته به سطح فلزی لایه مرجع، مدار الکتریکی بسته شده و نقطه صفر مرجع (Z-Zero) برای تک‌تک ویاها یا نقاط مجاور کالیبره می‌شود. این شیوه دقت موقعیت‌یابی عمودی را به $\pm 0.025 ext{ mm}$ (۱ میل) می‌رساند و امکان دستیابی به کمترین طول استاب ممکن را بدون خطر قطع ترک هدف فراهم می‌سازد.
قواعد طراحی برای تولید (DFM Rules) در فرآیند بک‌دریلینگ
موفقیت در پیاده‌سازی بک‌دریلینگ مستلزم رعایت دقیق قوانین DFM (طراحی برای ساخت) در نرم‌افزارهای CAD است؛ زیرا هرگونه غفلت از ابعاد مته بزرگتر بک‌دریل می‌تواند به اتصال کوتاه داخلی با پلین‌های تغذیه یا قطع شدن ناخواسته ترک‌های همجوار منجر شود.
مهم‌ترین قواعد DFM که در بازرسی فنی پیش از تولید بردیفای کنترل می‌شوند عبارتند از:
۱. بزرگ‌سازی قطر آنتی‌پد (Anti-Pad Expansion) در لایه‌های عبوری
آنتی‌پد، ناحیه خالی از مس در لایه‌های زمین (GND) و تغذیه (Power Planes) در اطراف ویا است تا از اتصال استوانه متالیزه به پلین جلوگیری شود. در ویای معمولی، قطر آنتی‌پد معمولاً ۰.۲۵ تا ۰.۳۰ میلی‌متر (۱۰ تا ۱۲ میل) بزرگتر از قطر مته سوراخ اولیه است. اما در لایه‌هایی که مته بک‌دریل از آن‌ها عبور می‌کند، مته بک‌دریل قطری بزرگتر از مته اولیه دارد ($D_{BD} = D_{PTH} + 0.20 ext{ to } 0.25 ext{ mm}$).
اگر قطر آنتی‌پد در پلین‌های میانی متناسب با مته بک‌دریل بزرگ نشود، دیواره مته بک‌دریل لبه مس پلین را بریده و پلیسه‌های فلزی معلق درون سوراخ ایجاد می‌کند که منجر به اتصال کوتاه مستقیم میان لایه‌ها و سوختن منابع تغذیه برد خواهد شد. طبق استاندارد IPC-2221B، رابطه الزامی آنتی‌پد در لایه‌های بک‌دریل به صورت زیر است:
$$D_{ ext{Anti-Pad}} \ge D_{BD} + 0.25 ext{ mm} = D_{PTH} + 0.45 ext{ to } 0.50 ext{ mm} ext{ (18 to 20 mil)}$$
این قاعده حداقل فاصله ایزولاسیون مس تا دیواره سوراخ بک‌دریل شده را به میزان حداقل ۰.۱۲۵ میلی‌متر (۵ میل) تضمین می‌کند.
۲. فاصله ایمنی ترک‌های مجاور تا سوراخ بک‌دریل (Trace-to-Backdrill Clearance)
ترک‌های سیگنال در لایه‌هایی که مته بک‌دریل از آن‌ها عبور می‌کند، باید فاصله افقی کافی از لبه مته بزرگتر داشته باشند. حداقل فاصله مجاز لبه ترک تا لبه سوراخ بک‌دریل باید حداقل ۰.۲۵ میلی‌متر (۱۰ میل) در نظر گرفته شود. اگر ترکی با فاصله کمتر از این حد از کنار ویای بک‌دریل رد شود، نوسانات جانبی ناچیز اسپیندل (Spindle Runout) یا تلرانس جابجایی مته می‌تواند به قطع شدن کامل آن ترک یا آسیب به امپدانس آن بینجامد.
۳. بافر دی‌الکتریک میان لایه‌ها (Layer Stackup Dielectric Spacing)
در طراحی استک‌آپ بردهای چندلایه، لایه پری‌پِرگ (Prepreg) یا کُور (Core) که بلافاصله زیر لایه سیگنال هدف قرار دارد و مته بک‌دریل در آن متوقف می‌شود، باید ضخامتی کافی داشته باشد. ضخامت این لایه دی‌الکتریک حداقل باید ۰.۱۰ میلی‌متر (۴ میل) و ترجیحاً ۰.۱۲۵ تا ۰.۱۵ میلی‌متر باشد تا محدوده خطای محور Z دستگاه مته را پوشش دهد. قرار دادن یک لایه پری‌پِرگ فوق‌العاده نازک (مثلاً متریال 1080 با ضخامت ۲.۵ میل) به عنوان بافر توقف مته بک‌دریل، ریسک اصابت مته به پد هدف را به شدت بالا می‌برد.
چک‌لیست مهندسی DFM بک‌دریلینگ بردیفای
جدول زیر خلاصه پارامترهای طراحی و تلرانس‌های مجاز برای تحویل فایل ساخت بدون نقص است:
| پارامتر طراحی DFM | حداقل مقدار استاندارد | مقدار پیشنهادی بردیفای | استاندارد مرجع |
|---|---|---|---|
| قطر مته سوراخ اولیه ($D_{PTH}$) | 0.20 mm (8 mil) | 0.25 - 0.30 mm (10-12 mil) | IPC-2221B |
| افزایش قطر مته بک‌دریل نسبت به اولیه | + 0.20 mm (8 mil) | + 0.20 mm تا + 0.25 mm | IPC-6012E |
| کلیرنس آنتی‌پد لایه‌های عبوری | $D_{BD} + 0.20 ext{ mm}$ | $D_{BD} + 0.25 ext{ mm}$ (>= 10 mil) | IPC-2221B |
| فاصله ترک همجوار تا لبه بک‌دریل | 0.20 mm (8 mil) | 0.25 - 0.30 mm (10-12 mil) | IPC-2222A |
| ضخامت بافر دی‌الکتریک تا لایه هدف | 0.08 mm (3.2 mil) | 0.12 - 0.15 mm (5-6 mil) | IPC-6012E |
| حداکثر طول استاب باقیمانده ($L_{rem}$) | 0.25 mm (10 mil) | 0.12 - 0.18 mm (5-7 mil) | IPC-6012E Class 3 |
| تلرانس عمق محور Z ماشین‌کاری | $\pm 0.075 ext{ mm}$ (3 mil) | $\pm 0.05 ext{ mm}$ (2 mil) | سازنده ماشین‌آلات |
مقایسه مهندسی و اقتصادی: بک‌دریلینگ در برابر بردهای HDI (میکروویا) و ویاهای کور و مدفون
بک‌دریلینگ در مقایسه با فرآیندهای لایه‌نشانی متوالی (Sequential Lamination) در بردهای دارای ویاهای کور و مدفون (Blind & Buried Vias)، بین ۳۰ تا ۵۰ درصد هزینه ساخت برد مدار چاپی چندلایه را کاهش می‌دهد؛ زیرا کل برد در یک مرحله پرس تولید شده و نیازی به مراحل پرهزینه پرس مکرر و آبکاری میانی ندارد.
طراحان مدار چاپی پرسرعت برای مهار اثر منفی استاب ویا با سه انتخاب اصلی روبرو هستند:
- استفاده از ویاهای سرتاسری با فرآیند بک‌دریلینگ (Through-Hole with Backdrilling): مقرون‌به‌صرفه‌ترین و در دسترس‌ترین راه‌حل صنعتی برای بردهای ۶ تا ۲۴ لایه استاندارد.
- استفاده از ویاهای کور و مدفون مکانیکی (Mechanical Blind & Buried Vias): روشی سنتی که نیازمند حداقل دو یا سه چرخه پرس حرارتی مجزا (Multi-Lamination) است. این فرآیند علاوه بر افزایش چشمگیر زمان ساخت (Lead Time)، تنش حرارتی مضاعفی به لمینت وارد کرده و ریسک تاب‌برداشتگی برد (Bow and Twist) را افزایش می‌دهد (همان‌طور که در راهنمای بررسی تاب‌برداشتن PCB تشریح شده است).
- فناوری بردهای با تراکم بالا و میکروویاهای لیزری (HDI / Laser Microvias): مناسب‌ترین راهکار برای پکیج‌های BGA بسیار ریز با پیچ کمتر از ۰.۵ میلی‌متر (بررسی‌شده در راهنمای طراحی برد HDI و میکروویا)، اما هزینه تمام‌شده آن برای بردهای با ابعاد متوسط یا بزرگ به مراتب بالاتر از بردهای استاندارد بک‌دریل است.
جدول مقایسه جامع فنی و اقتصادی این راهکارها در سال ۱۴۰۵ به شرح زیر است:
| ویژگی مهندسی و تجاری | ویای سرتاسری استاندارد (بدون بک‌دریل) | ویای سرتاسری دارای بک‌دریلینگ (CDD) | ویاهای کور و مدفون (Blind & Buried) | بردهای HDI (میکروویای لیزری) |
|---|---|---|---|---|
| محدوده فرکانسی بهینه | تا ۲ گیگاهرتز | تا ۳۲ گیگاهرتز و بالاتر | تا ۲۰ گیگاهرتز | فراتر از ۵۰ گیگاهرتز |
| تعداد دفعات پرس (Lamination Cycles) | ۱ مرحله (Single Press) | ۱ مرحله (Single Press) | ۲ تا ۳ مرحله مجزا | ۲ تا ۴ مرحله پی‌درپی |
| شاخص هزینه نسبی ساخت | پایه (۱.۰ برابر) | ۱.۱۵ تا ۱.۳۵ برابر پایه | ۱.۸ تا ۲.۵ برابر پایه | ۲.۲ تا ۳.۵ برابر پایه |
| زمان تحویل تولید (Lead Time) | سریع‌ترین (۳ تا ۵ روز) | سریع (۴ تا ۷ روز) | طولانی (۱۰ تا ۱۵ روز) | متوسط تا طولانی (۸ تا ۱۶ روز) |
| قابلیت اطمینان حرارتی (سیکل ریفلاو) | بسیار بالا | بسیار بالا | متوسط (به دلیل تنش پرس‌های مکرر) | بالا (در صورت رعایت ضوابط IPC-2226) |
| تراکم فضا در سطح خارجی برد | پایین | متوسط | بالا | بسیار بالا (Via-in-Pad) |
| سازگاری با پکیج‌های BGA ریزپیچ | نامناسب | مناسب برای پیچ‌های بالای ۰.۸mm | مناسب برای پیچ‌های بالای ۰.۶۵mm | ایده‌آل برای پیچ‌های کمتر از ۰.۵mm |
همان‌طور که ارقام مقایسه‌ای نشان می‌دهند، برای بردهای پردازشی فرکانس بالا، سرورها، کارت‌های PCIe، سیستم‌های مخابراتی ۵G و کنترلرهای صنعتی که از قطعات با ابعاد استاندارد بهره می‌برند، بک‌دریلینگ بهترین نقطه تعادل میان عملکرد مخابراتی بی‌نقص و صرفه‌جویی اقتصادی چند ده میلیون تومانی در هزینه ساخت است.
پیکربندی نرم‌افزارهای طراحی (Altium Designer و KiCad) و تنظیم فایل‌های NC Drill
برای سفارش بردهای دارای بک‌دریلینگ در بردیفای، مهندس طراح باید در نرم‌افزار CAD جفت‌لایه‌های بک‌دریل (Back Drill Layer Pairs) را مشخص نموده و علاوه بر فایل‌های Gerber لایه‌های مس، فایل‌های مته مجزا (.DRL / .TXT) برای هر جهت بک‌دریل (مثلاً Top to L3 و Bottom to L10) همراه با جدول دریل دقیق خروجی بگیرد.
اگر فایل‌های خروجی نرم‌افزار ناقص باشند، خط تولید قادر به تشخیص عمق و محدوده سوراخ‌کاری نخواهد بود. گردش کار مهندسی در دو نرم‌افزار محبوب به شرح زیر است:
گام‌به‌گام تنظیم بک‌دریلینگ در Altium Designer
- فعال‌سازی در مدیریت استک‌آپ (Layer Stack Manager):
- پنجره
Layer Stack Managerرا باز کنید. - از تب‌های پایینی، بخش
Back Drillsرا انتخاب نمایید. - با کلیک روی
Add، جفت‌لایه بک‌دریل جدید تعریف کنید. برای نمونه، اگر قرار است از سمت زیر برد تا لایه ۳ دریل شود، فیلدStart Layerرا رویBottom LayerوStop Layerرا رویLayer 3تنظیم کنید.
- پنجره
- تنظیم ابعاد مته بزرگتر (Oversize):
- در فیلد
Oversize، مقدار افزایش قطر مته را وارد کنید (مقدار استاندارد بردیفای8 milیا0.20 mmاست).
- در فیلد
- تعریف قوانین طراحی (Design Rules):
- در مسیر
Design > Rules > High Speed > Back Drill، یک قانون جدید ایجاد کنید. - در بخش شرطی (
Where The First Object Matches)، کلاس نت‌های پرسرعت نظیرPCIE_TX*یاDDR5_DQ*را انتخاب کنید تا فرآیند بک‌دریلینگ منحصراً بر روی ویاهای این شبکه‌ها اعمال شود و ویاهای تغذیه یا سیگنال‌های فرکانس پایین دست‌نخورده باقی بمانند.
- در مسیر
- تولید فایل‌های NC Drill اختصاصی:
- در پنجره خروجی
NC Drill Setup، گزینهGenerate separate drill files for plated/unplated holesوGenerate Back Drill outputرا تیک بزنید. - پس از خروجی، علاوه بر فایل مته متالیزه اصلی، فایل‌هایی با پسوند اختصاصی نظیر
.BD1یا نام‌هایی مانندPCB-RoundHoles-Bottom-Layer3.drlتولید می‌شوند که مستقیماً عمق و مسیر مته ثانویه را نشان می‌دهند.
- در پنجره خروجی
[ نمونه شماتیک تنظیم جدول دریل در نقشه ساخت (Fab Drawing) ]
┌────────────────────────────────────────────────────────────────────────┐
│ BORDIFY DRILL TABLE SPECIFICATION │
├──────┬──────┬─────────┬──────────────┬──────────────┬──────────────────┤
│ MARK │ SIZE │ PLATED? │ START LAYER │ STOP LAYER │ DESCRIPTION │
├──────┼──────┼─────────┼──────────────┼──────────────┼──────────────────┤
│ + │ 0.3mm│ YES │ TOP (L1) │ BOTTOM (L12) │ PRIMARY VIA PTH │
│ X │ 0.5mm│ NO │ BOTTOM (L12) │ INNER (L4) │ BACKDRILL CDD │
│ * │ 1.0mm│ NO │ TOP (L1) │ BOTTOM (L12) │ MOUNTING HOLE │
└──────┴──────┴─────────┴──────────────┴──────────────┴──────────────────┤
│ NOTES: │
│ 1. BACKDRILL REMAINING STUB SHALL NOT EXCEED 0.20mm (8 MIL). │
│ 2. MINIMUM DIELECTRIC CLEARANCE TO TARGET COPPER: 0.10mm. │
└────────────────────────────────────────────────────────────────────────┘
پیش از فشرده‌سازی و ارسال فایل‌ها، حتماً از چک‌لیست‌های ارائه شده در چک‌لیست بررسی فایل Gerber قبل از سفارش ساخت PCB و بررسی فایل دریل PCB (Excellon) استفاده نمایید تا ساختار سوراخ‌های متالیزه و نامتقارن به درستی تایید شود.
روان‌شناسی پیشگیری از زیان (Loss Aversion): هزینه پنهان خطاهای استاب و واسطه‌های سنتی
رها کردن استاب ویا در فرکانس‌های بالای ۵ گیگاهرتز یا واگذاری سفارش به کارگاه‌های سنتی فاقد تجهیزات کنترل عمق، یکی از پرهزینه‌ترین اشتباهات مهندسی است که در مراحل نهایی پروژه به سوختن قطعات حساس، نقص در برقراری ارتباط پردازنده و ابطال کامل سفارش چند ده میلیون تومانی منجر می‌شود.
روان‌شناسی شکست در پروژه‌های سخت‌افزاری نشان می‌دهد که خطرناک‌ترین عیوب آن‌هایی هستند که در تست‌های ساده کارگاهی خود را نشان نمی‌دهند. وقتی بردی بدون بک‌دریلینگ مونتاژ می‌شود:
- تست‌های DC اولیه کاملاً موفقیت‌آمیز به نظر می‌رسند: تکنسین با مولتی‌متر یا دستگاه بوق، پیوستگی خطوط (Continuity Test) را بررسی می‌کند و همه مسیرها سالم هستند؛ زیرا استاب ویا مسیر جریان مستقیم را قطع نمی‌کند.
- فاجعه در تست عملکرد فرکانس بالا رخ می‌دهد: به محض اینکه پردازنده FPGA یا چیپست پردازشی گران‌قیمت شروع به برقراری ارتباط در سرعت‌های گیگابیتی می‌کند، خطوط تفاضلی (که در راهنمای مسیریابی جفت‌های تفاضلی اصول آن را تشریح کردیم) با بازتابش‌های مکرر مواجه می‌شوند. بسته‌های داده با خطای CRC تخریب می‌شوند، تبادل کلید متوقف شده و پردازنده به طور تصادفی ریستارت می‌گردد.
- هزینه‌های هنگفت عیب‌یابی کور: تیم مهندسی هفته‌ها زمان صرف می‌کند، فرم‌ویر را تغییر می‌دهد و به عملکرد آی‌سی‌های چندصد دلاری شک می‌کند؛ در حالی که علت ریشه‌ای، یک استاب ۱.۵ میلی‌متری ساده در لایه‌های میانی برد است که همانند یک آنتن جاذب نویز عمل می‌کند.
تله واسطه‌های سنتی بازار در سفارش بردهای پیشرفته
بسیاری از طراحان هنگام مراجعه به واسطه‌های سنتی در بازار با ادعاهایی نظیر «ما هر بردی را می‌زنیم» مواجه می‌شوند، اما در عمل:
- عدم برخورداری از ماشین‌آلات سنسوردار: کارگاه‌های سنتی فاقد دستگاه‌های CNC با دقت محور Z هستند. اپراتور عمق مته را به صورت دستی و تجربی تنظیم می‌کند که در ۹۰ درصد موارد یا مته بیش از حد نفوذ کرده و ترک لایه سیگنال را قطع می‌کند، یا کمتر نفوذ کرده و استابی با طول بیش از ۰.۸ میلی‌متر باقی می‌گذارد که عملاً هیچ بهبودی در سیگنال ایجاد نمی‌کند.
- نبود گزارش متالوگرافی و بازرسی میکروسکوپی: مشتری بردی را تحویل می‌گیرد بدون اینکه کوپن تست یا عکس مقطع میکروسکوپی (Microsection) برای اثبات حذف استاب به او تحویل داده شود.
- هزینه‌های تراشیده شده و غیرشفاف: در زمان تسویه‌حساب نهایی، مبالغ گزافی به عنوان «هزینه فیکسچر اختصاصی»، «مته‌کاری خاص» یا «هزینه پیش‌بینی‌نشده ابزار» بدون فاکتور تفکیک‌شده به فاکتور افزوده می‌شود.
در بردیفای، این ریسک‌ها با بازرسی هوشمند مهندسی DFM و تجهیزات مدرن به طور کامل ریشه‌کن شده‌اند.
مزیت مهندسی بردیفای در تولید بردهای بک‌دریلینگ در سال ۱۴۰۵
پلتفرم بردیفای به عنوان مرجع تخصصی سفارش آنلاین برد مدار چاپی در سال ۱۴۰۵، فرآیند پیچیده و حساس بک‌دریلینگ را به یک فرآیند استاندارد، شفاف و تضمین‌شده مهندسی تبدیل کرده است تا مهندسان بتوانند با آسودگی خاطر پروژه‌های پیشرفته مخابراتی و پردازشی خود را به مرحله تولید برسانند.
خدمات متمایز بردیفای در تولید بردهای مجهز به سوراخ‌کاری کنترل‌شده عمق (CDD) عبارتند از:
- بررسی فنی پیش از تولید رایگان (DFM Pre-Flight Check): به محض بارگذاری فایل Gerber و فایل‌های مته در بردیفای، تیم مهندسی ما ساختار استک‌آپ، جفت‌لایه‌های بک‌دریل، ابعاد آنتی‌پدها در پلین‌های میانی و کلیرنس ترک‌های همجوار را به دقت بازرسی می‌کند تا هیچ خطایی وارد خط تولید نشود.
- تجهیزات CNC فوق‌پیشرفته با سنسورهای عمق‌سنج تماسی: تولید بردهای پرسرعت در خطوط مجهز به سنسورهای تشخیص لایه انجام می‌شود که خطای عمق سوراخ‌کاری را به کمتر از $\pm 0.05 ext{ mm}$ محدود کرده و طول استاب باقیمانده کمتر از ۰.۱۸ میلی‌متر را تضمین می‌نماید.
- محاسبه آنلاین و تفکیک‌شده قیمت: بردیفای تنها پلتفرمی است که هزینه عملیات بک‌دریلینگ را بر مبنای تعداد سوراخ‌ها و جفت‌لایه‌ها به صورت شفاف و تفکیک‌شده در فاکتور آنلاین درج می‌کند؛ بدون ریالی هزینه پنهان یا تغییر قیمت پس از ثبت سفارش.
- تست‌های کنترل کیفیت (QC) و مقطع‌گیری متالوگرافی: تمامی بردهای چندلایه مجهز به تست الکتریکی صددرصدی (Flying Probe Test) و مقطع‌گیری نمونه از کوپن‌های آزمون طبق استاندارد IPC-TM-650 هستند و مشتریان می‌توانند گزارش‌های فنی را همراه سفارش دریافت کنند.
شعار بردیفای نمایانگر تعهد ماست: «خرید و سفارش PCB؛ از فایل Gerber تا بردی که می‌توانید رویش حساب کنید.» | «تحلیل دقیق. انتخاب مطمئن.»
پرسش‌های متداول مهندسی درباره بک‌دریلینگ در PCB (FAQ)
۱. از چه فرکانس یا نرخ بیتی اجرای بک‌دریلینگ اجباری می‌شود؟
به عنوان یک قاعده کلی مهندسی، در خطوط با نرخ انتقال داده بالاتر از ۵ گیگابیت بر ثانیه (یا فرکانس سیگنال بالاتر از ۲.۵ گیگاهرتز) و در بردهای با ضخامت بیش از ۱.۶ میلی‌متر، بک‌دریلینگ برای تمام ویاهایی که طول استاب آن‌ها از ۰.۵ میلی‌متر فراتر می‌رود الزامی است. در استانداردهایی نظیر PCIe Gen 4/5/6، USB4 و DDR5، حذف استاب برای رسیدن به نرخ خطای بیتی استاندارد ($BER < 10^{-12}$) ضروری است.
۲. آیا مته بک‌دریل به پد لایه سیگنال هدف آسیب نمی‌زند؟
خیر، در صورتی که فاصله ایمنی دی‌الکتریک (Dielectric Buffer) به میزان حداقل ۰.۱۰ تا ۰.۱۵ میلی‌متر در استک‌آپ لحاظ شده باشد و دستگاه CNC از سنسورهای موقعیت‌یابی عمودی استفاده کند، نوک مخروطی مته در بافر دی‌الکتریک متوقف شده و آسیبی به پد لایه هدف وارد نمی‌شود.
۳. چرا بزرگتر بودن مته بک‌دریل نسبت به مته اولیه الزامی است؟
دیواره داخلی سوراخ اولیه با لایه‌ای از مس گالوانیک به ضخامت حداقل ۲۰ تا ۲۵ میکرون پوشیده شده است. اگر قطر مته بک‌دریل مساوی مته اولیه باشد، ارتعاشات جزئی مته باعث باقی ماندن نوارهای باریک مس روی دیواره سوراخ می‌شود. این نوارهای باریک مانند آنتن‌های سرگردان پارازیتی عمل کرده و نویز را تشدید می‌کنند؛ بنابراین مته بک‌دریل باید حداقل ۰.۲۰ میلی‌متر (۸ میل) بزرگتر باشد تا مس دیواره را به طور کامل بتراشد.
۴. آیا سوراخ‌های بک‌دریل شده پس از ماشین‌کاری باید پر یا مسدود شوند؟
در کاربردهای استاندارد، سوراخ‌های بک‌دریل شده باز رها می‌شوند و لایه چاپ سبز (Solder Mask) لبه‌های دهانه را پوشش می‌دهد. با این حال در کاربردهای نیازمند آزمون ICT با مکش خلاء، سوراخ‌ها طبق استاندارد IPC-4761 پلاگ یا فیل می‌شوند تا افت فشار خلاء رخ ندهد.
۵. چگونه مطمئن شویم فایل‌های خروجی بک‌دریل ما در بردیفای بدون اشکال تولید می‌شوند؟
کافی است هنگام ثبت سفارش در پورتال سفارش آنلاین بردیفای، فایل فشرده حاوی گربرها و فایل‌های دریل مجزا (.DRL) را بارگذاری نمایید. کارشناسان فنی بردیفای پیش از ارسال فایل به خط تولید، چک‌لیست کامل انطباق آنتی‌پدها، جفت‌لایه‌ها و استک‌آپ را بررسی کرده و در صورت نیاز اصلاحات لازم را با شما هماهنگ می‌کنند.